Vérification sans stimulus

Une application de recherche de problèmes formelle entièrement automatique qui trouve des problèmes profondément cachés dus aux erreurs de codage RTL courantes, Formel Inspection permet d'éliminer un large éventail de problèmes sans banc d'essai.

L'analyse de connectivité au sein de Questa One SFV est une solution entièrement automatisée pour vérifier de manière exhaustive la connectivité statique et dynamique sans nécessiter la connaissance des langages de spécifications formelles ou de propriété.

Questa Increase Coverage Coverage est une solution formelle automatique pour obtenir la fermeture de la couverture de code plus rapidement, qui répond à un fait incontestable de vérification : il reste toujours une fraction du code découvert.

Les bibliothèques formelles VIP AMBA et OnChip améliorent la qualité et réduisent les horaires en intégrant l'expertise en matière de protocole et de méthodologie dans des ensembles d'assertions réutilisables prenant en charge les interfaces standard populaires de l'industrie.

Questa One SFV Property Verification découvre de manière exhaustive toutes les erreurs de conception qui peuvent survenir, sans avoir besoin de stimulus spécifique pour détecter le problème. Cela garantit que la conception vérifiée est sans problème dans tous les scénarios de saisie légale.

L'analyse du registre Questa One SFV automatise la vérification exhaustive du comportement de contrôle et de registre d'état par rapport aux spécifications de registre CSV ou IP-XACT.

L'analyse de Security au sein de Questa One SFV est une solution entièrement automatisée pour vérifier de manière exhaustive que seuls les chemins que vous spécifiez peuvent atteindre des éléments de stockage critiques ou de sécurité.

Questa One SFV RTL Equivalence compare automatiquement les blocs de code RTL de spécification et RTL d'implémentation à l'aide d'une analyse formelle exhaustive. Aucune connaissance des langues formelles ou des spécifications de propriété n'est requise.

L'analyse de sensibilité X au sein de Questa One SFV est une solution automatisée qui enracine de manière exhaustive les problèmes « X » au niveau RTL sans banc d'essai.

La solution Siemens Questa Equivalent FPGA garantit que les flux d'implémentation de FPGA, tels que la synthèse et les optimisations de lieu et de route, n'introduisent pas d'erreurs fonctionnelles.

La vérification sans lacune optimise la qualité des conceptions numériques en prouvant toutes les fonctionnalités pour toutes les entrées, ce qui entraîne des taux d'évasion de problèmes faibles sans précédent.

La vérification de la conception de haut niveau avec l'extension Questa HL-SYC aide à éliminer les problèmes avant la synthèse en commençant la vérification plus tôt dans le flux.

Questa One SFV Trust Analysis utilise une analyse automatisée pour détecter et signaler les problèmes de vulnérabilité concernant la sécurité.

Assure la conformité des conceptions RISC-V avec ISA et les prérequis fonctionnels, accélérant la vérification en éliminant la nécessité de créer un banc d'essai.

L'analyse FPU Questa One SFV minimise considérablement la charge de travail de vérification, garantissant un alignement précis des implémentations à virgule flottante avec les résultats souhaités.

L'analyse de protection contre les pannes est une solution basée sur une technologie formelle, qui analyse les défauts en les injectant et vérifie formellement leur résultat pour la sécurité et la sûreté matérielles.

L'application Questa Post Silicon Debug tire parti de l'analyse formelle et de la synthèse des propriétés pour provoquer rapidement des problèmes de logique au plus profond d'un SoC et prouver que les correctifs ne briseront rien d'autre.