IP partenaire - Alphawave Semi

Notre partenaire IP, Alphawave Semi, est un leader de l'industrie de la connectivité haute vitesse IP avec des conceptions de puces SERDES 112G et 224G sur plusieurs nœuds et fabs - permettant une transmission de données plus rapide et une plus grande fiabilité avec une puissance inférieure pour les conceptions en 7 nm, 6 nm, 5 nm et au-delà.

Nouvelles des partenaires de Alphawave Semi

Dernières nouvelles de notre partenaire IP, Alphawave Semi

Chiplet IP on TSMC 3DFabric

Chiplet IP on TSMC 3DFabric

Alphawave Semi tapes out its cutting edge UCIe™ 3D IP on the advanced TSMC (SoIC-X) technology in the 3DFabric platform, marking a significant evolution in the company’s chiplet integration capabilities!

Plateforme IA fondamentale IP

Bassette IP UCIe™ 36G révolutionnaire sur TSMC 2 nm

L'un des premiers sous-systèmes IP UCIe Die-to-Die sur le processus 2 nm de TSMC avec la technologie d'emballage avancée CowOS® offre une densité de bande passante de 11,8 Tbps/mm et un chemin évolutif pour les interconnexions en matrice 64G

Plateforme IA fondamentale IP

IP pour UCIe 64G, 224G SerDE, 800G/1.6T UALink et UEC

La plateforme d'Alphawave Semi de sous-systèmes IP prête à intégrer pour les conceptions d'architecture de puces UCIe 64G, 224G SerDES, 800G/1.6T UALink et UEC plus de référence appuiera les futurs déploiements d'IA

Offres Phy IP

IC emballé tenu entre deux doigts, devant une disposition de CI

AlphaCore PHY IP

AlphaCore LR MSS SerDes IP est un PHY DSP hautes performances, basse consommation et qui prend en charge les normes de centres de données NRZ et PAM de pointe (1 Gbps à 112 Gbps) et des protocoles tels que PCI-Express Gen1-6 et 1/10/25/50/100 Gbps Ethernet.

photographie par tranchage de périphériques à CI non coupés

ApolloCore PHY IP

ApolloCore Multi-Standard-Serdes (MSS) IP est optimisé pour les applications MR et VSR. Hautement configurable, il prend en charge toutes les normes de pointe des centres de données NRZ et PAM (1 Gbps à 112 Gbps), avec 40 % d'économies d'énergie par rapport aux principales SerDES LR

Une vue de mise en page d'une conception de CI numérique.

IP AREScore PHY

AreScore est un IP PHY à très faible consommation d'énergie et à faible latence UCLE™ Die-to-Die (D2D) pour les connexions à très haute bande passante entre deux matrices au sein d'un même package via des canaux à courte portée et à faible perte.

PiceCore PHY IP

Alphawave Semi PiceCore PHY IP est un PCIe Gen 1 — Gen 6 PHY hautes performances, basse consommation, capable de fonctionner à des débits PAM4 PCIe Gen 6 de 64 Gbps. Il comprend une couche de PMA durcie et une couche PCS souple livrable.

Appareil AMS emballé tenu par des doigts gantés.

ZeuScore PHY IP

Le ZeuScore PHY IP est une IP XLR, basse consommation, Multi Standard SerDES (MSS) qui est hautement configurable, prend en charge toutes les principales normes de centres de données NRZ et PAM, et divers protocoles, y compris PCIe Gen 1-5 et Ethernet 1/10/25/50/100 Gbps.

Offres IP des contrôleurs

IP du Controller GammaCore

GammaCore est un Controller universel à puce Interconnect Express (UCle™) IP
qui implémente la dernière spécification UCIe 1.1 et prend en charge les applications du protocole UCIe Streaming pour permettre au mieux les applications multi-puces.

Personne tapant sur un ordinateur portable au bureau avec plusieurs moniteurs

IP du Controller KappaCore

KappaCore-64 est un Controller IP CXL configurable par le client qui implémente la dernière spécification CXL 3.0, et lorsqu'il est intégré à Pipecore-64 PCIe PHY. forme une solution CXL complète.

Ingénieur vérifiant les ordinateurs de ferme des serveurs.

IP du Controller PiCore

Picore-64 est une adresse IP de Controller PCIe qui implémente la dernière spécification PCI Express 6.x et, lorsqu'elle est intégrée à Pipecore-64 PCIe PHY, forme une solution PCIe complète.

Une représentation d'artistes d'un sous-système de mémoire

Controller HermeScore HBM3 et PHY IP

Le sous-système IP Semi HBM3 Alphawave est celui de l'industrie
première solution complète pour intégrer high
bande passante mémoire dans les SoC, offrant le summum
à la fois haute performance et faible consommation d'énergie.