Vérifiez formellement l'exactitude des modèles RTL manuscrits par rapport aux modèles de haut niveau en C++ ou SystemC à l'aide de la vérification d'équivalence logique séquentielle. Même avec des différences de langage, de synchronisation et d'interfaces, Slec-system vérifie le RTL manuel avec C++/SystemC prouvant l'équivalence entre C++ et RTL.
Lorsque les concepteurs déplacent des descriptions de haut niveau dans RTL, ou font des optimisations de puissance à RTL, ils doivent savoir si le résultat est fonctionnellement équivalent à l'original. Les moteurs SLEC fournissent des solutions pour la vérification manuelle, la synthèse de haut niveau (générée par Catapult) et la vérification d'équivalence RTL optimisée en puissance.
Combinée à une gamme de meilleurs moteurs de sa catégorie, cette approche de vérification puissante permet de rechercher des bogues, de vérifier les limites et de mettre en œuvre des stratégies à toute épreuve. SLEC est conçu pour compléter la vérification typique basée sur la simulation, et il est intégré aux outils de débogage comme Siemens EDA Visualizer pour comprendre les falsifications.
Pour les défis de vérification formelle manuelle les plus difficiles impliquant des implémentations complexes en RTL codé à la main. Le système SEC offre des capacités permettant de prouver formellement des blocs de conception aussi difficiles que la multiplication à virgule flottante à double précision, l'ajout multiple et d'autres problèmes qui ne peuvent tout simplement pas être simulés de manière exhaustive dans RTL.
La bibliothèque de formation à la demande Catapult Hors Niveau Synthesis (HLS) contient un ensemble de parcours d'apprentissage avec des modules pour initier les ingénieurs au HLS et à la vérification de haut niveau.
Un groupe pour discuter des points les plus fins de la conception et de la vérification à l'aide des outils Siemens EDA HLS et HLV. Rejoignez la discussion sur les nouveaux sujets, les fonctionnalités, le contenu et les experts techniques.
Un ensemble gratuit et ouvert de bibliothèques implémentées en C ++ standard pour une conception matérielle et logicielle précise au bit. C'est une communauté ouverte pour l'échange de connaissances et la propriété intellectuelle pour HLS qui peut être utilisée pour accélérer à la fois la recherche et la conception.
Blog couvrant les méthodologies et techniques de conception et de vérification de la synthèse de haut niveau (HLS) de nouvelle génération.
Accédez à la documentation détaillée, aux communiqués, aux ressources et plus encore.
Vous aider à obtenir un impact commercial maximal en répondant à des défis complexes en matière de technologie et d'entreprise grâce à un mélange unique d'expérience en développement et de conception et d'expertise méthodologique.