Calibre 3DStack

Pour les technologies d'emballage telles que l'emballage au niveau de la plaquette (FOWLP), le processus de conception et de vérification de l'emballage peut être difficile. Parce que la fabrication de FOWLP se produit au « niveau des wafers », elle intègre la génération de masques, similaire au flux de fabrication de SoC. Les flux de conception et de vérification des emballages solides doivent être en place pour que les concepteurs puissent assurer la fabricabilité FOWLP par la fonderie ou la société OSAT. La plateforme de circuits imprimés (PCB) Xpedition® Enterprise fournit une plateforme de co-conception et de vérification qui utilise à la fois des environnements de conception de colis et des outils de vérification physique SoC pour FOWLP. La fonctionnalité Calibre 3DStack étend la vérification de l'approbation au niveau des matrices Calibre pour fournir une vérification DRC et LVS des systèmes multi-matrices complets, y compris l'emballage au niveau des plaquettes, à n'importe quel nœud de processus, sans interrompre les flux d'outils actuels ni nécessiter de nouveaux formats de données.

La vérification précise des conceptions d'emballages au niveau des plaquettes (FOWLP) à l'éventail nécessite l'intégration des environnements de conception de colis avec des outils de vérification du système sur puce (SoC) pour assurer la fabricabilité et les performances des emballages

L'emballage au niveau des plaquettes (WLP) permet un facteur de forme plus élevé et des performances améliorées par rapport aux conceptions de circuits intégrés (CI) système sur puce (SoC). Bien qu'il existe de nombreux styles de conception d'emballages au niveau des wafers, l'emballage au niveau de la wafer out (FOWLP) est une technologie populaire validée au silicium. Cependant, pour que les concepteurs de FOWLP garantissent un rendement et des performances acceptables, les entreprises d'automatisation de la conception électronique (EDA), les assemblages et tests de semi-conducteurs externalisés (OSAT) et les fonderies doivent collaborer pour établir des flux de conception et de vérification physique cohérents, unifiés et automatisés. L'unification des environnements de conception de colis avec les outils de vérification physique SoC garantit que les plateformes de co-conception et de vérification nécessaires sont en place. Grâce aux capacités améliorées de conception de cartes de circuits imprimés (PCB) de la plateforme Xpedition Enterprise, et à la fonctionnalité de vérification étendue basée sur GDSI de la plate-forme Calibre combinée à l'extension Calibre 3DStack, les concepteurs peuvent désormais appliquer la vérification DRC et LVS d'approbation Calibre au niveau de matrice à une grande variété d'assemblages de matrices empilées 2.5D et 3D, y compris FOWLP, pour assurer la fabricabilité et les performances.