La Taiwan Semiconductor Manufacturing Company (TSMC) a été la pionnière du modèle commercial de fonderie pure-play. En choisissant de ne pas concevoir, fabriquer ou commercialiser des produits semi-conducteurs sous son propre nom, la clé du succès de TSMC a toujours été de se concentrer sur le succès de ses clients. Les semi-conducteurs fabriqués par TSMC servent une clientèle mondiale vaste et diversifiée, avec un large éventail d'applications utilisées dans une variété de marchés finaux, y compris les smartphones, l'informatique haute performance, l'Internet des objets (IoT), l'automobile et l'électronique numérique grand public.
TSMC
L'Alliance TSMC EDA réduit les barrières de conception pour l'adoption par les clients des technologies de processus TSMC. En tant que partenaire de l'EDA Alliance, Siemens EDA travaille en étroite collaboration avec les équipes de technologie de conception de TSMC pour répondre aux besoins mutuels des clients en matière de conception grâce à l'activation de nouvelles fonctionnalités de l'outil EDA qui s'alignent sur la feuille de route de développement de processus avancés de TSMC, ainsi qu'à la mise en œuvre de la méthodologie de conception de TSMC dans les flux de référence. Grâce à cette collaboration, TSMC et Siemens EDA permettent aux clients mutuels de mieux atteindre leur objectif de PPA dans un délai plus court.
Alliance TSMC EDA
Tableau de couverture TSMC
Portefeuille de CI Siemens EDA | Vérification physique | Double/Multi-Motif | Correspondance des motifs | LVS | Extraction parasitaire | PERC | Intégrité de l'alimentation et EM | Remplissement¹ | Custom Design | Lieu et itinéraire | Simulation de circuit |
Classe 14 Angstrom (A14) | ✔ | ✔ | ✔ | ✔ | ESSUYER | ✔ | | ✔ | | | ✔ |
Classe 16 Angstrom (A16) | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | | ✔ | | | ✔ |
2nm | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | ESSUYER | ✔ | | ESSUYER | ✔ |
3nm | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | | ✔ | ✔ |
4 nm | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | | ✔ | ✔ |
5nm | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | | ✔ | ✔ |
7 nm/6 nm | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | ESSUYER | ✔ | ✔ |
16nm/12nm | ✔ | ✔ | | ✔ | ✔ | ✔ | | ✔ | ✔ | ✔ | ✔ |
28 nm/22 nm | ✔ | | | ✔ | ✔ | ✔ | | ✔ | ✔ | ✔ | ✔ |
45 nm/40 nm | ✔ | | | ✔ | ✔ | | | ✔ | ✔ | ✔ | ✔ |
65 nm/55 nm | ✔ | | | ✔ | ✔ | | | ✔ | ✔ | ● | ✔ |
90nm | ✔ | | | ✔ | ✔ | | | | ✔ | ● | ✔ |
0,13 um/0,11 um | ✔ | | | ✔ | ✔ | | | | ✔ | ● | ✔ |
>=0,18um | ✔ | | | ✔ | ✔ | | | | ✔ | ● | ✔ |
✔ : certifié ; WIP : travaux en cours (à partir de janvier 2026)
[1] : Le calibre SmartFil est POR (plan d'enregistrement) inférieur à 20 nm et le Fummy Fil au-dessus de 20 nm.
● : Les fichiers techniques seraient fournis par Siemens pour les nœuds de processus non encore certifiés. Veuillez contacter l'équipe Aprisa Aprisa pour vos demandes.
Certification du flux de travail IC Packaging
Notre collaboration continue avec TSMC a abouti avec succès à la certification automatisée du flux de travail pour leur technologie d'intégration Info qui fait partie de la Tissu 3D plateforme. Pour les clients mutuels, cette certification permet le développement de produits finis innovants et hautement différenciés utilisant le meilleur logiciel EDA de sa catégorie et des technologies avancées d'intégration d'emballages de pointe de l'industrie.
Nos flux de travail automatisés de conception Info_OS et Info_Pop sont maintenant certifié par TSMC. Ces flux de travail comprennent Innovator3D IC, HyperLynx DRC, et Calibre NMDRC technologies.
Fanout intégré (INFO)
Tel que défini par TSMC, Info est une plateforme technologique innovante d'intégration de système au niveau des plaquettes, dotée de RDL haute densité (couche de redistribution) et TIV (à travers InFo Via) pour une interconnexion haute densité et des performances pour diverses applications, telles que le mobile, l'informatique haute performance, etc. La plateforme INFO propose différents schémas de forfaits en 2D et 3D optimisés pour des applications spécifiques.
Info_OS tire parti de la technologie InFo et offre une largeur de ligne RDL 2/2 µm plus haute densité pour intégrer plusieurs puces logiques avancées pour l'application de réseau 5G. Il permet des pas de tampons hybrides sur SoC avec un pas d'E/S minimum de 40 µm, un pas de bosse C4 Cu minimum de 130 µm et une taille de réticule Info > 2X sur des substrats >65 x 65 mm.
Info_pop, le premier package de ventilation au niveau des plaquettes 3D de l'industrie, comprend RDL et TIV haute densité pour intégrer un point d'accès mobile avec empilement de paquets DRAM pour application mobile. Comparé à FC_Pop, Info_Pop a un profil plus fin et de meilleures performances électriques et thermiques en raison de l'absence de substrat organique et de bosses C4.
Chip sur plaquette sur substrat (CoWOS)
Intègre la logique et la mémoire dans le ciblage 3D, l'IA et le HPC. Innovator3D IC crée, optimise et gère un modèle 3D de l'ensemble de l'appareil CowOS.
Wafer sur wafer (WoW)
Innovator3D IC crée, optimise et gère un modèle numérique jumelé 3D qui entraîne la conception et la vérification détaillées.
Système sur puces intégrées (SoIC)
Innovator3D IC optimise et gère un modèle numérique jumelé 3D qui pilote la conception, puis la vérification avec les technologies Calibre.