Événements et webinaires Siemens EDA

Découvrez comment les stratégies de contrôle d'horloge avec rapport basé sur les module identifient les opportunités d'optimisation en cascade au cœur des chemins d'accès et de sortie de l'éventail et maximisent les watts économisés par heure d'ingénierie, permettant une conception à faible consommation d'énergie.

Apprenez comment le langage PSS vous permet de spécifier l'intention de vérification et d'utiliser Questa One pour créer des tests aléatoires pour vous ; et ceux-ci peuvent être « réalisés » pour s'exécuter sur différentes plateformes, outils et étapes de vérification.

Explorez l'architecture et la microarchitecture SoftMax pour équilibrer les performances, la zone et les ressources pour l'inférence de périphérie. Découvrez des workflows de conception FPGA agiles pour suivre le rythme de l'évolution des algorithmes.

Découvrez comment Questa One Sim accélère la simulation avec la technologie ParallelSim, le PSS intégré, le solveur de contraintes VHDL, les exclusions automatisées de couverture de code, et plus encore pour les RTL, les simulations au niveau de la porte et la couverture.

Ce webinaire présentera le protocole UALink, en se concentrant sur son architecture et les fonctionnalités clés qui permettent des systèmes d'IA évolutifs ; puis plongera dans les capacités essentielles de Siemens Avery UALink Verification IP.

Ce webinaire présentera le protocole UALink, en se concentrant sur son architecture et les fonctionnalités clés qui permettent des systèmes d'IA évolutifs ; puis plongera dans les capacités essentielles de Siemens Avery UALink Verification IP.

Découvrez la synthèse de haut niveau et ses avantages dans la production rapide et précise d'accélérateurs matériels. Nous allons couvrir la conception et la vérification étape par étape de l'algorithme Wake Word à l'aide de HLS.

Les flux de travail cloisonnés créent des goulots d'étranglement qui ralentissent les cycles de conception et compromettent la qualité. Ce webinaire présente une nouvelle approche des environnements de vérification synergique à l'aide de l'ecosystem intégré de Questa™ Developer/IVE.

Découvrez comment Aprisa AI et le système IA Siemens EDA multiplient par 10 la productivité RTL vers GDS, l'efficacité du temps de calcul par 3 et le PPA de 10 %, avec ML & RL, IA générative et agentique pour l'apprentissage accéléré et l'automatisation des flux de travail EDA.

Ce webinaire montre comment Questa One Property Assist transforme les invites utilisateur en invites LLM optimisées, récupère les solutions fournies par LLM et présente les meilleures propriétés SVA générées pour l'utilisateur.

Ce webinaire présente Questa One Sim CX, une solution de simulation innovante axée sur la couverture qui révolutionne la vérification UVM en automatisant l'inférence de la couverture et du stimulus, biaisant la génération vers les zones découvertes.

Découvrez comment la solution de vérification DFT Questa One, combinée aux Tessent Silicon Lifecycle Solutions, permet une évolution de l'expérience utilisateur et des performances pour relever ces défis émergents en matière de vérification.

Découvrez comment Questa One Sim FX optimise les campagnes de pannes avec des capacités d'optimisation de la liste de pannes et de classement des tests, une intégration transparente avec les environnements de bancs d'essai existants et des capacités complètes d'analyse des pannes.

Découvrez comment Questa Verification IQ Testplan Author s'intègre aux outils de gestion du cycle de vie des applications (Siemens Polarion et Jama) pour fournir une solution de traçabilité collaborative qui transforme votre flux de travail de vérification

Cette session a présenté une solution transformatrice de plates-formes connectées avec des approches basées sur les données et l'intégration de l'IA pour relever les défis rencontrés par les interdépendances, les limitations et l'efficacité de la main-d'œuvre, et l'assurance qualité.

Dans ce webinaire, nous allons explorer comment le classement des pannes fonctionnelles améliore la couverture des défauts. Découvrez les avantages de l'intégration de la classification des défauts fonctionnels dans les processus DFT, en traitant spécifiquement les défauts non testables par les tests de numérisation.

Cette session a couvert Avery Verification IP for Ethernet 1.6T, Infiniband, UALink et UEC ; fournissant une couverture complète du protocole, une évolutivité et un débogage avancé pour vérifier les conceptions complexes pour la connectivité de nouvelle génération.

Ce webinaire se penchera sur le rôle essentiel de la vérification de la sécurité matérielle, expliquant pourquoi elle est essentielle pour protéger les conceptions FPGA modernes, du RTL au flux binaire FPGA. En vedette : Bitwise par Red Balloon Security

Dans ce webinaire, nous explorerons la puissance du code de débogage et de la couverture fonctionnelle pendant que la simulation RTL est toujours en cours d'exécution, et comment l'analyse interactive de la couverture peut conduire à une conception et à un montage sur banc d'essai beaucoup plus rapides.

Cette session montrera comment accélérer l'analyse des causes profondes et réduire le délai de débogage avec Questa Verification IQ Regression Navigator - une solution de vérification collaborative basée sur les données de nouvelle génération basée sur un navigateur.

Cette session se penchera sur les fonctionnalités avancées de l'IP de vérification PCIe Gen 7 d'Avery, y compris la création dynamique de banc d'essai, la génération de trafic sophistiqué, l'injection d'erreurs et les vérifications de conformité des protocoles

Ce webinaire se concentrera sur l'utilisation de SafetyScope tout au long du cycle de conception de sécurité : phase architecturale, phase RTL et phase de post-synthèse. Démos : Métriques FIT et ISO 26262, et si l'analyse devait atteindre l'ASIL B, listes de défauts optimisées.

Le débogage des bancs d'essai peut être un défi, donc ce webinaire montrera les capacités pour simplifier et accélérer le processus, comme le palpage de ligne de base, la surveillance dynamique des variables, le débogage des contraintes et la visualisation de la topologie UVM

Ce webinaire vous fournira des méthodes complètes de conformité en matière de sûreté et de sécurité pour répondre aux exigences actuelles et émergentes pour les conceptions FPGA à l'aide de la vérification d'équivalence FPGA de RTL au Bitstream.

Cette session explorera les puissantes fonctionnalités de régression intelligente du Navigateur de régression Questa Verification IQ de Siemens EDA - une solution de vérification collaborative basée sur les données AI/ML de nouvelle génération basée sur un navigateur.

Ce webinaire montrera les limites de la vérification du modèle de référence FPU C++ existant par rapport à un flux alternatif utilisant la vérification formelle des propriétés pour vérifier efficacement les conceptions FPU ; assurer leur exactitude et leur fiabilité.

En savoir plus sur le rôle de l'IA et du ML dans la vérification des gains de productivité. Le CI automatisé améliore la qualité et le développement RTL. La vérification de sécurité formelle empêche la corruption des données. Découvrez les dernières avancées de la simulation RTL.

Découvrez comment le nouveau changement de paradigme de l'IA et du ML dans l'industrie permet des gains de productivité en matière de vérification fonctionnelle avec Questa One.

Rejoignez-nous pour discuter des normes d'interface AI/ML et de la façon dont l'IP et les flux de vérification de nouvelle génération d'Avery permettent aux équipes RTL de vérifier les conceptions de protocoles hautes performances pour les 3DIC et les SoC. Améliorez vos stratégies de vérification !

Cet événement unique donne aux participants un endroit pour réseauter avec leurs pairs, poser des questions aux experts et parler à des fournisseurs offrant une grande variété de produits et services.

Ce séminaire gratuit de la Verification Academy montrera comment tirer parti de l'IP de vérification de nouvelle génération pour vérifier rapidement les conceptions de protocoles hautes performances utilisées sur les 3DIC et les SoC d'aujourd'hui. Déjeuner gratuit inclus.

osmose offre une occasion unique de se connecter et de dialoguer avec des experts en R&D et d'autres participants. Si vous possédez un récit convaincant de réussite, nous vous invitons cordialement à le dévoiler à osmose.

La conférence Verification Futures offre un mélange unique de présentations de conférences, d'expositions, de training et de sessions de réseautage de l'industrie dédiées à la discussion des défis rencontrés dans la vérification du matériel et des logiciels.

Des expériences immersives basées sur l'IA au leadership éclairé sur la scène du DAC, Siemens redéfinit ce qui est possible dans l'EDA. Rejoignez-nous au DAC 2025 pour explorer l'innovation en action.

Cliquez pour apprendre les nouvelles technologies et techniques que vous pouvez adopter aujourd'hui pour augmenter votre productivité en matière de conception et de vérification, et avoir un aperçu de notre feuille de route.

Cliquez pour apprendre les nouvelles technologies et techniques que vous pouvez adopter aujourd'hui pour augmenter votre productivité en matière de conception et de vérification, et avoir un aperçu de notre feuille de route.

La série d'événements sur l'osmose est une plateforme dynamique pour échanger les succès obtenus grâce à l'application de techniques formelles pour surmonter les défis de vérification, et à nouer des liens avec nos experts et utilisateurs finaux accomplis en R&D.