Tessent DefectSim on transistoritason vikasimulaattori analogisille, sekoitetuille signaaleille (AMS) ja skannaamattomille digitaalisille piireille. Se mittaa vikojen kattavuutta ja vikojen sietokykyä ja sopii erinomaisesti sekä suuren volyymin että erittäin luotettaville IC: ille.
Paranna AMS-turvallisuutta, testin laatua ja aikaa. Tessent DefectSim korvaa manuaalisen testin kattavuuden arvioinnin AMS-piireissä ja tuottaa objektiivisia tietoja, jotka ohjaavat parannuksia, joita tarvitaan laatu- ja toimintaturvallisuusstandardien ja testin kattavuuden tavoitteiden saavuttamiseksi.
DefectSIM perustuu testKompress Cell-Aware ATPG: ssä skannattavissa oleville digitaalisille piireille käytettyihin transistoritason vikainjektiotekniikoihin, ja se soveltuu teollisuuspiirilohkoihin, jotka sisältävät satoja tai tuhansia transistoreita.
Luo yhteenveto, jossa luetellaan todennäköisyyspainotettu vikojen kattavuus, luottamusväli ja matriisi, jossa luetellaan jokainen vika ja onko se havaittu epäonnistuneella testirajalla vai digitaalisella ulostulolla.
Vähennä simulaation kokonaisaikaa huomattavasti verrattuna tuotantotestien ja tasaisen ulkoasun nettilistojen simulointiin klassisessa SPICE-sovelluksessa rinnakkaissuorittimilla.
Arvioimme Tessent DefectSim useissa autojen piireissä ja päätteli, että se on erittäin automatisoitu ja joustava ratkaisu, joka ohjaa parannuksia testi- ja testaukseen suunnitelluissa tekniikoissa ja antaa meille mahdollisuuden parantaa mitattavasti analogisten testien vikojen kattavuutta.
Tutustu autojen toiminnallisen turvallisuuden analogisen vikasimulaation rooliin ja tutki analogisen vikasimulaation haasteita, sovelluksia, etuja ja vaikutuksia sirun suunnitteluun ja turvallisuusstandardien noudattamiseen.
