Suunniteltu vastaamaan DFT-validoinnin haasteisiin
Käsittele tehokkaasti netlist- tai rekisterisiirtotasoa (RTL) täyden sirun System-on-Chip (SoC) suunnittelukokoisille jopa 40 B:n portteille.
Veloce DFT App pystyy käsittelemään kaikkia erilaisia DFT-testitiloja, joita käytetään tuotannon SoC-laitteilla, oli kyse perinteisestä rakenteellisesta testitestistä, muistissa sisäänrakennetusta itsetestistä (MBIST) tai edistyneemmästä testisuunnittelusta (DFT), formaateista, kuten parametrista, I/O-karakterisaatiosta ja jopa toiminnallisesta testistä.
Ota yhteyttä myyntitiimiimme 1-800-547-3000

Veloce Design-for-Test (DFT) -sovellus tarjoaa vaihto-vasemmalle lähestymistavan suunnitteluun testikuvion validointia varten. Veloce DFT App on emulointioptimoitu DFT-kuvion validointivirta, joka on nopeampi kuin perinteinen ohjelmistosimulaatio. DFT-sovellus on yhteensopiva kaikkien ATE-testilaitteessa (automatisoidut testilaitteet) suoritettavien erityyppisten testikuvioiden kanssa. Veloce DFT -sovellus on täysin yhteensopiva Veloce Fault App -sovelluksen kanssa vikojen kattavuuden tarkkaan mittaamiseksi tai toiminnallisen vikojen luokittelumittarin tarjoamiseksi. Sitä käytetään yhdessä Veloce Power Appin, tehoprofiloinnin ja kuvion arvioinnin kanssa erittäin vankan tuotantoohjelman varmistamiseksi.
Käsittele tehokkaasti netlist- tai rekisterisiirtotasoa (RTL) täyden sirun System-on-Chip (SoC) suunnittelukokoisille jopa 40 B:n portteille.
Veloce DFT ylittää perinteisen simulaation suuruusluokilla. Joissakin tapauksissa jopa 16 000 kertaa suorituskyky
Veloce DFT App tukee alan laajuista Standard Test Interface Language (STIL) -tiedostomuotoa
SoC: n täydelliseksi validoimiseksi suoritettavien testimallien määrä maksaa aikaa ja rahaa. Näiden suurten kuviosarjojen on oltava kestäviä ja toimivia ensimmäisen piin aikana, jotta ne eivät vaaranna tuotannon toimitusaikataulua. Veloce DFT App -sovelluksella ja emulaatiopohjaisella kiihdytyksellä, joka on yli 10 000 kertaa nopeampi kuin ohjelmistosimulointi, voidaan luoda muodollisempi validointiprosessi kohdennettujen tavoitteiden saavuttamiseksi.

Veloce DFT:n avulla suunnittelusta tehdään rakenteellinen analyysi tuotantoohjelman peittoaukkojen poistamiseksi. Kun tämä vikasarja on löydetty ja ärsykkeet on luotu, Veloce DFT- ja vikasovellukset automatisoivat täysin testin suorittamisen ja vikojen injektoinnin iteratiivisella tavalla. Tuloksena oleva vikojen kattavuus voidaan yhdistää ATPG-kattavuustietokantaan lopullista testiohjelman kattavuutta varten.

Rakenteelliset DFT-testimenetelmät lisäävät suunnitteluun ylimääräistä ei-toiminnallista pelkkää testilogiikkaa, jossa sähköverkkoja ja suunnittelun asettelua ei ehkä optimoida tälle ylimääräiselle logiikalle, mikä johtaa teho-, lämpötila- ja nopeustapahtumiin testeissä, jotka voivat vähentää tuottoa ja vaikuttaa projektin tuloihin. Veloce DFT -sovellus yhdessä Veloce Power -sovelluksen kanssa voivat antaa käsityksen tehotapahtumista ja arvioista suunnittelun ja suunnittelun varhaisessa vaiheessa.
