Katapultin korkean tason synteesi- ja todentamistapahtumat

Sulautetut järjestelmät vaativat enemmän laskentatehoa kuin prosessorit voivat tarjota. Laitteistokiihdyttimet tarjoavat ratkaisun. Tässä istunnossa tutkitaan HLS: ää, muuttamalla C ++: n RTL: ksi ASIC:ille/FPGA:lle todellisilla esimerkeillä ML: stä ja kuvankäsittelystä.

Tässä keskustelussa kuvataan, kuinka korkean tason synteesiä (HLS) käytetään räätälöityjen AI-kiihdyttimien kehittämiseen, jotka on suunnattu ASIC- tai FPGA-tekniikkaan. Opi, miten voit käytännössä ottaa tekoälyn päättelyn käyttöön reunajärjestelmissäsi.

Tule mukaan Pohjois-Amerikan tapahtumaan, joka on omistettu ympäristö ideoiden vaihtamiseen, tietoa ja parhaita käytäntöjä, joiden avulla voit johtaa roolissasi ja saavuttaa menestystä asiakkaidesi kanssa.

Liity meihin Münchenissä, jossa vertaistoimitettavat tekniset istunnot jaetaan useille aiheille, jotta voit tutkia uusia konsepteja tai sukeltaa syvälle ydinasiantuntemusalueellesi.

Tämä työpaja käsittelee korkean tason synteesiä ja sen etuja laitteistokiihdyttimien tuottamisessa nopeasti ja tarkasti. Käsittelemme Wakeword-algoritmin vaiheittaisen suunnittelun ja todentamisen HLS: n avulla.

Tutustu SoftMax-arkkitehtuuriin ja mikroarkkitehtuuriin tasapainottaaksesi suorituskykyä, aluetta ja resursseja reunapäätelyyn. Tutustu ketteriin FPGA-suunnittelun työnkulkuihin pysyäksesi kehittyvien algoritmien tahdissa.

Tämä käytännön istunto esittelee sinulle korkean tason synteesin, tekniikan, joka muuntaa C ++ -toiminnon laitteistototeutukseksi. Luot RISC-V-apuprosessorin ja integroit sen Rocket Core -suunnitteluun.

Tutustu korkean tason synteesiin ja sen etuihin laitteistokiihdyttimien tuottamisessa nopeasti ja tarkasti. Käsittelemme Wake Word -algoritmin vaiheittaisen suunnittelun ja todentamisen HLS: n avulla.

Liity mukaan tutkimaan EDA AI: n ominaisuuksia ja katso, mitä tulevaisuus tuo mukanaan. Keskustelemme suuresta visiosta tarkoitukseen rakennetun keskitetyn EDA AI -alustan luomisesta.

Tämä työpaja käsittelee korkean tason synteesiä ja sen etuja laitteistokiihdyttimien tuottamisessa nopeasti ja tarkasti. Käsittelemme Wakeword-algoritmin vaiheittaisen suunnittelun ja todentamisen HLS: n avulla.

Hanki arvokasta tietoa haasteista ja ratkaisuista, jotka liittyvät ML: n käyttöönottoon laitteistossa. Ymmärrä, kuinka HLS ja hls4ml virtaviivaistavat hermoverkkopohjaisten laitteistokiihdyttimien kehitystä ja ovat perustavanlaatuisia alan tulevaisuudelle.

User2User tarjoaa tilaisuutesi oppia, kasvaa ja olla yhteydessä muihin teknisiin asiantuntijoihin, jotka suunnittelevat huippuluokan tuotteita Siemens EDA -työkalujen avulla.

Opi HLS: n avulla muuntamaan C ++: n RTL: ksi ASIC/FPGA: lle, jolloin mukautetut kiihdyttimet otetaan käyttöön. Istunto kattaa HLS: n parhaat käytännöt ja todelliset esimerkit ML- ja kuvankäsittelystä sulautetuille järjestelmille.

Tutustu korkean tason synteesiin nopeaa ja tarkkaa laitteistokiihdyttimen luomista varten. Käsittelemme RTL-suunnittelun ja todentamisen Wakeword-algoritmilla ja esittelemme Catapult AI NN: n, joka laajentaa HLS:n Pythoniin tekoälyn HW-kehityksen nopeuttamiseksi.

Liity meihin DVCon US: ssä: osallistu lyhyisiin työpajoihin, lounaaseen, papereihin ja julisteistuntoihin. Vieraile osastolla 301 ja lue, miten Siemens voi auttaa sinua suunnittelemaan älykkäämmän tulevaisuuden nopeammin.

Vieraile Siemens EDAn kanssa keskittyäksesi kielten, työkalujen, menetelmien ja standardien käytännön sovelluksiin elektronisten järjestelmien ja integroitujen piirien suunnittelussa ja todentamisessa omien virtausten parantamiseksi.

Vieraile Siemens EDAn kanssa keskittyäksesi kielten, työkalujen, menetelmien ja standardien käytännön sovelluksiin elektronisten järjestelmien ja integroitujen piirien suunnittelussa ja todentamisessa omien virtausten parantamiseksi.

Tule katsomaan Ankur Guptan pääpuheenvuoroa: Kuinka tekoäly määrittelee uudelleen puolijohdesuunnittelun reunalle
Tiistai 10.9. klo 11.15

Vieraile Siemens EDAn kanssa keskittyäksesi kielten, työkalujen, menetelmien ja standardien käytännön sovelluksiin elektronisten järjestelmien ja integroitujen piirien suunnittelussa ja todentamisessa omien virtausten parantamiseksi.

Vieraile Siemens EDAn kanssa keskittyäksesi kielten, työkalujen, menetelmien ja standardien käytännön sovelluksiin elektronisten järjestelmien ja integroitujen piirien suunnittelussa ja todentamisessa omien virtausten parantamiseksi.

Tämä keskustelu osoittaa, kuinka HLS: ää voidaan käyttää luomaan ja arvioimaan nopeasti useita RTL-toteutuksia AI-kiihdyttimelle yhdestä algoritmisesta kuvauksesta.

Vieraile Siemensin elektronisen suunnittelun automaation (EDA) asiantuntijoilla DAC 2024:ssä 23.-27. kesäkuuta 2024 San Franciscossa, Kaliforniassa.

Sulautettujen järjestelmien laskentatehon kysyntä kasvaa jatkuvasti. Toimintojen siirtäminen HW-kiihdyttimiin on ratkaisevan tärkeää. HLS automatisoi muuntamalla C ++ -toiminnot HW-kuvauksiksi ASIC: lle tai FPGA: lle, mikä parantaa IP: n ja ML: n tehokkuutta.

Osallistu informatiiviseen opetusohjelmaan, lounaaseen, työpajoihin, papereihin ja julisteistuntoihin ja vieraile näyttelyosastollamme oppiaksesi, kuinka Siemens voi auttaa sinua suunnittelemaan älykkäämmän tulevaisuuden nopeammin.

Näytämme, kuinka HLS: ää voidaan käyttää tiettyjen toimintojen siirtämiseen 5G L1 -pinosta SW: stä HW: hen. HLS voi mahdollistaa käytännölliset 5G-käyttöönotot, jotka eivät muuten olisi mahdollisia.

Tässä käytännön luokassa osallistujat kehittävät päätelmäkiihdyttimen HLS: n avulla. Osallistujat saavat käsityksen siitä, kuinka luoda räätälöity päätelmäkiihdytin ja edut, joita se voi tuoda sulautetulle järjestelmälle.

Tutustu AIHW:n Tessent Embedded Analytics -tiimiltä vertaansa vailla olevaan näkyvyyteen ja näkemyksiin AI SoC:n monimutkaisesta toiminnallisesta käyttäytymisestä sekä tutustu RISC-V-arkkitehtuurin tehojen hyödyntämiseen ASIC- ja FPGA-pohjaisissa malleissa.

Catapultilla ja PowerProlla oli tänä vuonna melko paljon istuntoja DAC: ssä, joissa oli NVIDIA: n ja toinen Telechipsin istunto. Käytä alla olevia on-demand-linkkejä tarkistaaksesi osaston esityksemme.

C.E.A. esittelee menetelmän, joka yhdistää avoimen lähdekoodin DL-kehyksen N2D2 ja Catapult HLS auttaakseen vähentämään laitteistokiihdyttimien suunnitteluprosessia, mikä mahdollistaa pysymisen uusien tekoälyalgoritmien tahdissa.

Telechips suunnitteli AXI4-master IP: n, joka täyttää kaikki AXI4-määritykset käyttämällä C ++ HLS: ää, tarjoamalla ohjelmistomaisen pääsyn DMA-lohkoihin ja saavuttaen samalla suuren suorituskyvyn käyttämällä useita erinomaisia ja purskeita.

Korkean tason synteesi oli melko kuuma aihe U2U:ssa Pohjois-Amerikassa ja Euroopassa. Tutustu kaikkiin vuoden 2023 U2U-istuntoihimme.

Lue lisää webinaarista ”Arkkitehtoniset parannukset datavirran CNN-kiihdyttimien pienitehoiseen ja toiminnalliseen turvallisuuteen HLS: ää käyttävien HLS: ää”.

Opi kuinka C ++ ja SystemC/Matchlib HLS ovat enemmän kuin vain SystemC: n muuntaminen RTL: ksi. Käsittelemme kielivalintaa, arkkitehtuurin etsintää, tehon arviointia ja optimointia, jotka kaikki toimivat kilpailukykyisen RTL:n tuottamiseksi nopeasti ja halvalla.

Suunnittelukulku, mukaan lukien HW/SW-yhteissuunnittelu ja HLS, jonka avulla kehittäjät voivat siirtää laskentatehokkaita toimintoja sulautetulla prosessorilla toimivasta ohjelmistosta HW-pohjaiseen kiihdyttimeen löyhästi kytkettynä väyläpohjaisena oheislaitteena.

Opi kuinka voit käyttää korkean tason synteesiä siirtyäksesi Pythonista syntetisoituvaan RTL: ään mukautetun tekoälykiihdyttimen käyttöönottoon nopeammin ja helpommin kuin luulit mahdolliseksi.

Cornell esittelee HisParse: kiihdytin harvaan matriisin tiheän vektorin kertolaskuun. Sekä HLS-toteutusta että simulointia käyttämällä niiden harvat kiihdyttimet tarjoavat lupaavaa nopeutta lisäämällä kaistanleveyttä ja energiatehokkuutta.

FNAL osoittaa, että NN-autoenkooderimalli voidaan toteuttaa säteilyä sietävässä ASIC: ssä häviömäisen tietojen pakkaamisen suorittamiseksi. Tämä lievittää tiedonsiirto-ongelmaa säilyttäen samalla ilmaisimen energiaprofiilin kriittiset tiedot.

5G-standardit avaavat laitteistokehityksen maailman kaikille, jotka voivat rakentaa parhaita ja kustannustehokkaita tuotteita. Catapult, Questa ja Veloce mahdollistavat integroidut, luotettavat suunnittelu- ja varmennusratkaisut 5G-järjestelmän suunnitteluun.

本 ウ ビ ナ ー、特 別 招 待 講 演。

Tässä webinaarissa jaamme tämän uuden datapohjaisen laitteistosuunnittelun mallin, joka tuottaa dramaattisesti parempia laitteistoja ja ohjelmistoja - jotka on optimoitu tiukasti tietyille sovelluksille.

Tämä opetusohjelma osoittaa HLS-algoritmin muuntamisen esimerkkialgoritmilla täydellisestä ohjelmistototeutuksesta korkean suorituskyvyn, tehokkaaseen toteutukseen laitteisto- ja ohjelmistoelementtien yhdistelmällä.

Yleiskatsaus siitä, mitä HLS on ja miten sitä voidaan käyttää sovelluskohtaisten kiihdyttimien luomiseen. Se osoittaa, kuinka nämä kiihdyttimet voidaan integroida prosessoripohjaiseen järjestelmään laitteiston ja ohjelmiston näkökulmasta.

HLS mahdollistaa aidon HW/SW-yhteissuunnittelun mahdollistamalla tarkan osioinnin

toimintojen tutkiminen ja vaihtaminen SW- ja HW-kiihdyttimen välillä

optimoi väyläliikenteen, muistin käytön ja prosessorin kuormituksen.

Tässä keskustelussa tutkitaan, kuinka HLS: ää voidaan käyttää toimittamaan tietoja, joita tarvitaan kriittisten suunnittelun kompromissipäätösten tekemiseen, ja kerrotaan, kuinka HLS voi mahdollistaa järjestelmän todentamisen MBSE-virrassa, ja kuinka HLS voi vähentää toimitusketjun riskejä.

Ymmärtääksemme, mikä Catapult HLS-virtaus sopii paremmin tarpeisiimme JPL-NASAssa, otimme käyttöön Harris Corner Detector -kuvankäsittelytimen sekä ajastamattomassa C: ssä että ajastetussa SystemC: ssä. Esitetään kustakin virtauksesta opitut kokemukset.

Tämä opetusohjelma lähestyy suunnittelun laatua koskevaa kysymystä ainutlaatuisesta näkökulmasta.

Tämä työpaja näyttää esimerkkisuunnittelun, joka toimii eri abstraktiotasoilla ja tutkii erilaisia todentamistavoitteita, jotka voidaan saavuttaa suunnitteluprosessin jokaisessa vaiheessa.

Harvard valaisee ketterää algoritmi-laitteiston yhteissuunnittelua ja yhteistä todentamismenetelmää, joka on Powered by High-Level Synthesis, jonka avulla he pystyivät vähentämään front-end VLSI-suunnittelupyrkimyksiä suuruusluokilla.

Tämä istunto näyttää kuinka luoda erityyppisiä kiihdyttimiä HLS: n avulla ja kuinka integroida ne RISC-V-prosessorimalleihin. Esimerkkeinä käytetään tekoälyn päättelyalgoritmia ja salausalgoritmia.

Algoritmin käyttöönotto laitteistossa edellyttää algoritmin ja sen datariippuvuuksien ymmärtämistä. Kuvaamme automaattisen tavan saada nämä oivallukset C ++ -kuvauksesta automaattisella polulla RTL: ään HLS: n kautta.

Algoritmin käyttöönotto laitteistossa edellyttää algoritmin ja sen datariippuvuuksien ymmärtämistä. Kuvaamme automaattisen tavan saada nämä oivallukset C ++ -kuvauksesta automaattisella polulla RTL: ään HLS: n kautta.

Tämä webinaari osoittaa, kuinka kattava todentaminen voidaan saavuttaa nopeammin korkeammalla abstraktiotasolla, mutta silti soveltaa tunnettuja ja luotettavia RTL-todentamistekniikoita.

Esitys antaa korkean tason teknisen yleiskatsauksen Catapult HLS-alustasta, jota voit käyttää tulevissa projekteissasi kehitysprosessin nopeuttamiseksi.

Tässä pyöreässä pöydässä keskustelemme mielenkiintoisista lähestymistavoista HW/SW-yhteissuunnitteluun ja näiden lähestymistapojen eduista ja haitoista. Isännöivät Anoop Saha ja Russell Klein Siemensistä ja mukana Thierry Tambe Harvardin yliopistosta.

Tässä keskustelussa keskitytään piiin reunaan ja suunnitteluvaihtoehtoihin, jotka auttavat tehokkaiden koneoppimisalgoritmien käyttöönottoa pienissä edullisissa energiatehokkaissa laitteistoissa.

Tekoäly on valmis yleistymään sulautetuissa järjestelmissä. Opi, miten päätelmiä voidaan käyttää tehokkaasti pienitehoisissa, laskennallisesti rajoitetuissa laitteissa tarvitsematta tuoda mukanaan todella pitkää jatkojohtoa.

Pääpuheenvuoro kattaa mahdollistavat teknologiat — HLS:stä laitteisto-ohjelmistojen suunnitteluun, joka kattaa piisuunnitteluprosessin menneisyyden, nykyisyyden ja tulevaisuuden, häiriöt ja uusimmat teknologiset suuntaukset.