Katapultin korkean tason synteesi ja todentaminen

Catapultilla on laajin valikoima laitteistosuunnitteluratkaisuja C ++: lle ja SystemC-pohjaiselle korkean tason synteesille (HLS). Catapultin fyysisesti tietoinen, multi-VT-tila, jossa on alhaisen tehon arviointi ja optimointi, sekä valikoima johtavia varmennusratkaisuja tekevät Catapult HLS:stä enemmän kuin vain ”C to RTL”.

HLS & HLV tulevat tapahtumat HLS- ja HLV-resurssikirjasto

Katapultti High-Level Synthesis Solutions

Catapultin korkean tason synteesiratkaisut tarjoavat C ++- ja SystemC-kielituen, FPGA- ja ASIC-riippumattomuuden, ASIC-tehon arvioinnin ja optimoinnin sekä viimeisimmän fyysisesti tietoisen multi-VT-alueen ja suorituskyvyn optimoinnin suunnittelusi parantamiseksi.

C++/SystemC Synthesis

Kattava HLS-virtaus, joka ottaa C ++ tai SystemC: n suunnittelutuloksi ja kohdistuu optimaalisesti taajuus- ja kohdetekniikalle viritettyihin ASIC-, eFPGA- tai FPGA-toteutuksiin.

Pienitehoiset ratkaisut

Kun on kyse varhaisen suunnittelun avaruuden tutkimisesta, tehon arvioinnista ja optimoinnista pienitehoiselle ASIC RTL: lle, Catapult tuottaa erittäin tehokkaan RTL: n, joka on optimoitu laitteellamme PowerPro tekniikka konepellin alla.

Vektorigrafiikka katapultista, jossa on merkittyjä osia, kuten ”Arm”, ”Vastapaino” ja ”Trigger”.

Tekoälyratkaisut

Catapult AI parantaa HLS: ää nopeutettuun suunnittelututkimukseen, kvantisointianalyysiin ja suorituskykyyn, tehon ja alueen ennustamiseen.

Katapultti High-Level Verification Solutions

Nopeuta korkean tason todentamisen (HLV) kulkua tunnetuilla ja luotetuilla menetelmillä Catapult HLV -alustan avulla. Vähennä SoC-vahvistuksen yleistä läpimenoaikaa ja kustannuksia jopa 80% hyödyntämällä korkean tason suunnittelutarkastusta, koodi/toiminnallista kattavuutta ja staattisia ja muodollisia menetelmiä.

Catapult Coverage

HLS-tietoinen koodin kattavuus, mukaan lukien tuki lausekkeelle, haaralle, ehdolle, lausekkeelle (FEC) ja taulukon käyttökattavuudelle sekä SystemVerilogin inspiroima toiminnallinen kattavuus tuella peitoryhmille, peitepisteille, laatikoille ja risteyksille.

Catapult Formal Verification Tools

Löydä virallisesti virheet, epäselvyydet ja ongelmasuunnittelukysymykset tai käyttäjän rajoitusvirheet HLS-prosessin varhaisessa vaiheessa. Jopa ajoituksen ja rajapintojen erojen vuoksi Catapult Formal mahdollistaa todentamisen ja kattavuuden sulkemisen.

SLEC System

Tarkista RTL: n oikeellisuus korkean tason malleihisi nähden SLEC: n avulla. Mahdollistaa todisteen siitä, että määrittely ja toteutus ovat identtisiä kielen, ajoituksen tai abstraktioiden eroista huolimatta.

Korkean tason todentaminen

Questa HL-SystemC

Korkean tason suunnittelun todentaminen Questa HL-SYC -laajennuksella auttaa poistamaan ongelmat ennen synteesiä aloittamalla todentamisen aikaisemmin virtauksen aikana.