Ülevaade
Vooluahela disain
Analoogne segasignaali projekteerimisvoog, mis pakub disaini jäädvustamist, simulatsiooni seadistamist, käivitamist ja tulemuste analüüsi kontrollimist.<br/><br/>
PEAMISED omadused
Custom IC Design jäädvustamine
S-Edit suurendab tootlikkust, käsitledes samal ajal kõige keerukamaid IC-disaineid. Kui skeem on loodud, saab seadistada, käivitada ja tulemusi analüüsida vajalikud analoogsegatud simulatsioonijooksud. Seejärel saab paigutusprotsessi juhtimiseks kasutada skemaatilist paigutust.
Käsitleb teie kõige keerukamaid täiskohandatud kujundusi
- Native OpenAccessis
- Analoogsegsignaali disaini toetamiseks mitu vaadet lahtri kohta, sealhulgas: SPICE, skemaatiline, Verilog, Verilog-A, paigutus, Verilog-AMS, VHDL ja VHDL-AMS vaated
- Kiirendab skemaatilist ja paigutusprotsessi SDL-i ja ECO kaudu
- Toetab üle 180 PDK enam kui 30 valukojast
- Täielikult skriptitav ja laiendatav TCL/TK käskukeele abil
Täisfunktsionaalne skemaatiline jäädvustamiskeskkond
- Täiustatud massiivi ja siini tugi
- Pärilike ühenduste tugi
- Võrrelge kahte skeemi ja kuvab visuaalselt erinevused
- Ristsondi skeemi, paigutuse ja Calibre LVS-aruande vahel koos võrgu/seadme esiletõstmisega
- Konfigureeritavad skemaatilised elektriliste reeglite kontrollid (ERC)
- Integreerimine redaktsioonikontrolli tööriistadega
- Saadaval nii Linuxis kui ka Windows
Simulatsiooni seadistamine, käivitamine ja tulemuste vaatamine
- Vaadake kiiresti kõigi simulatsioonijooksude läbimis/ebaõnnestumise simulatsiooni olekut
- Märkige alalisvoolu OP simulatsiooni tulemusi ja seadmete vahelduvvoolu väikese signaali parameetreid otse skeemile
- Erinevate simulatsioonianalüüsi või simulaatorite komplektide jaoks saab määratleda mitu testpinda
- Lihtsalt seadistage pühkimised, nurgad, Monte Carlo ja muud analüüsid
- Projekti kõigi simulatsioonimõõtmiste jälgimine ja koondamine
Kas olete valmis täna kellegagi rääkima?
Seisame teie küsimustele vastamiseks.
Võtke ühendust meie müügimeeskonnaga 1-800-547-3000