¿Por qué Tessent Streaming Scan Network?
Tessent Streaming Scan Network ofrece la promesa de una verdadera DFT plug-n-play jerárquica. Al desacoplar la configuración de DFT a nivel de centro de los recursos de DFT a nivel de chip, el esfuerzo de planificación e implementación de DFT se reduce drásticamente al tiempo que reduce el costo de las pruebas de fabricación.
Acelere el tiempo de comercialización
Obtenga una ganancia de productividad de 10 veces utilizando una planificación simplificada a nivel de chip. Al desacoplar la DFT a nivel de núcleo y chip, la compresión a nivel de núcleo se puede optimizar sin considerar otros núcleos o recursos a nivel de chip.
Costos de prueba más bajos
Al combinar el ajuste automático del ancho de banda y la generación local de señales DFT, los espacios en blanco en el patrón se eliminan virtualmente.
Reduzca el perfil de energía hasta en un 90%
SSN proporciona un perfil de potencia más suave utilizando relojes de cambio escalonados y captura y una mejor concurrencia. Los núcleos simultáneos que se van a probar se pueden seleccionar programáticamente en lugar de durante el diseño sin afectar el enrutamiento a nivel de chip.
Cómo SSN acelera el tiempo de comercialización
Un enfoque tradicional de prueba de escaneo jerárquico tiene desafíos específicos, que pueden mejorarse drásticamente utilizando un mecanismo de entrega de pruebas empaquetado. Tessent Streaming Scan Network (SSN) reduce el esfuerzo de planificación e implementación de DFT hasta 5 veces utilizando la entrega de pruebas en paquetes. Vea lo que Pete Orlando tiene que decir sobre las últimas noticias sobre Tessent SSN.
Uso de la aplicación Veloce DFT para acelerar rápidamente la calidad
Robert Serphillips, gerente de productos DFT/Fault, explica cómo el uso de la aplicación Veloce DFT puede acelerar rápidamente la calidad y reducir los costos de prueba.
Con la tecnología Tessent Streaming Scan Network, podemos ofrecer a nuestros clientes una solución de acceso a pruebas escalable ideal para los diseños avanzados de IC actuales y futuros. SSN reduce significativamente el esfuerzo necesario para que los diseños complejos sean altamente comprobables.

