Los dispositivos de próxima generación presentan cada vez más arquitecturas complejas que conectan matrices verticalmente (3D IC) o lado a lado (2.5D) y se comportan como un solo dispositivo. El software Tessent Multi-die ofrece una automatización integral para las tareas altamente complejas de diseño para pruebas (DFT) asociadas con estos diseños.
Acelere y simplifique drásticamente las tareas críticas de diseño para prueba (DFT) para circuitos integrados (IC) de próxima generación basados en arquitecturas 2.5D y 3D con Tessent Multi-die.
Tessent Multi-die proporciona una solución integral de automatización DFT para tareas altamente complejas asociadas con diseños de IC 2.5D y 3D y funciona sin problemas con Tessent TestKompress, Streaming Scan Network e IJTAG software.
Tessent Multi-Die se integra a la perfección con otros productos Tessent utilizando una plataforma Tessent integrada.
La DFT más rápida y simple permite a los equipos de diseño de IC generar hardware compatible rápidamente. La tecnología DFT que sigue el ritmo de los diseños multidimensionales permite una implementación de pruebas más rápida y costos de prueba de fabricación optimizados.
Vea cómo Vidya Neerkundar, gerente de producto de Tessent, explica cómo Tessent Multi-die permite la implementación totalmente automatizada de DFT para diseños que escalan lateralmente (dispositivos 2.5D), se apilan uno encima del otro (3D) o combinan ambas configuraciones y cómo la arquitectura de cada matriz puede permanecer independiente independientemente de la lógica que deba probarse dentro o a través de los troqueles.
Explore y ofrezca una diferenciación de productos más rápida mediante la integración heterogénea 3D de nodos y chiplets optimizados para el rendimiento con la solución de tecnología 3D IC líder en el mercado de Siemens EDA.
¿Enfrenta limitaciones de fabricación con respecto a los tamaños de los troqueles? Estos diseños avanzados ya llevan al límite las soluciones actuales de diseño para prueba. En este documento, describimos un camino hacia soluciones DFT escalables en la tercera dimensión para ofrecer una respuesta asequible y completa a esta pregunta.
La DFT para chiplets debe ser de uso general para ser probada de forma independiente y fácil de probar después del ensamblaje en dispositivos 2.5D/3D. Aprenda a usar Tessent Multi-DIE y seguir cumpliendo con estándares como IEEE 1149.1, IEEE 1500 e IEEE 1838.
Los chips de IA tienen objetivos agresivos de tiempo de comercialización. Los diseñadores pueden reducir significativamente el tiempo libre de DFT y de silicona usando las técnicas descritas en este documento.
.png?auto=format%2Ccompress&w=640&h=360&fit=crop&crop=faces%2Cedges&q=60)
Descubra cómo las partes interesadas del diseño para pruebas (DFT) pueden usar el software Tessent Multi-die para la automatización de tareas de DFT altamente complejas asociadas con diseños 2.5D y 3D
El software Tessent Multi-die de Siemens EDA permite la automatización de los IC 3D. Descargue esta hoja informativa para obtener más información sobre el software Tessent Multi-die
El ingeniero principal de Intel, Dave Dehnert, habla sobre el uso de Tessent Streaming Scan Network en un SoC grande.
Janusz Rajski, vicepresidente de ingeniería del grupo Tessent, presenta una conferencia magistral en el Simposio Europeo de Test 2023 sobre el papel de la gestión del ciclo de vida del silicio en el diseño para pruebas (DFT).
