Verificación sin estímulos

Una aplicación de detección de problemas formal completamente automática que encuentra problemas profundamente ocultos debido a errores comunes de codificación RTL, Formal Inspection permite eliminar una amplia gama de problemas sin un banco de pruebas.

El análisis de conectividad dentro de Questa One SFV es una solución totalmente automatizada para verificar exhaustivamente la conectividad estática y dinámica sin requerir conocimientos de idiomas formales o de especificación de propiedades.

Questa Increase Coverage Increse Coverage es una solución formal automática para lograr el cierre de la cobertura de código más rápido, que aborda un hecho incontrovertible de la verificación: siempre queda una fracción del código descubierto.

Las bibliotecas formales VIP AMBA y OnChip mejoran la calidad y reducen los horarios mediante la creación de experiencia en protocolos y metodologías en paquetes de afirmaciones reutilizables que soportan interfaces populares estándar de la industria.

Questa One SFV Property Verification descubre exhaustivamente cualquier error de diseño que pueda ocurrir, sin necesidad de estímulos específicos para detectar el problema. Esto asegura que el diseño verificado esté libre de problemas en todos los escenarios de entrada legales.

El análisis de registro Questa One SFV automatiza la verificación exhaustiva del comportamiento del registro de control y estado con respecto a las especificaciones de registro CSV o IP-XACT.

El análisis de Security dentro de Questa One SFV es una solución totalmente automatizada para verificar exhaustivamente que solo las rutas que especifique pueden llegar a elementos de almacenamiento de seguridad o críticos para la seguridad.

Questa One SFV RTL Equivalence compara automáticamente los bloques de código RTL de especificación y RTL de implementación mediante un análisis formal exhaustivo. No se requiere conocimiento de idiomas formales o de especificación de propiedades.

El análisis de sensibilidad X dentro de Questa One SFV es una solución automatizada que soluta exhaustivamente los problemas 'X' a nivel RTL sin un banco de pruebas.

La solución Questa Equivalent FPGA de Siemens garantiza que los flujos de implementación de FPGA, como la síntesis y las optimizaciones de lugar y ruta, no introduzcan errores funcionales.

La verificación Gap Free optimiza la calidad de los diseños digitales al demostrar toda la funcionalidad para todas las entradas, lo que lleva a tasas de escape de problemas bajas sin precedentes.

La verificación de diseño de alto nivel con la expansión Questa HL-SYC ayuda a eliminar problemas antes de la síntesis al iniciar la verificación más temprano en el flujo.

Questa One SFV Trust Analysis emplea análisis automatizado para detectar y reportar problemas de vulnerabilidad relacionados con la seguridad.

Asegura el cumplimiento de los diseños de RISC-V con ISA y requisitos previos funcionales, acelerando la verificación al eliminar la necesidad de crear banco de pruebas.

El análisis FPU Questa One SFV minimiza significativamente la carga de trabajo de verificación, asegurando una alineación precisa de las implementaciones de punto flotante con los resultados deseados.

El análisis de protección contra fallas es una solución basada en tecnología formal, que analiza las fallas inyectándolas y verifica formalmente sus resultados para la seguridad y la seguridad del hardware.

La aplicación Questa Post Silicon Debug aprovecha el análisis formal y la síntesis de propiedades para enraizar rápidamente los problemas de causa en la lógica profunda de un SoC y probar que las correcciones no romperán nada más.