Skip to main content
Para mostrar esta página se usa traducción automática. ¿Ver en inglés en su lugar?
Color de fondo azul oscuro de Siemens.
Gencellicon

Constructor de restricciones

Genere restricciones de tiempo desde RTL o Netlist. Extraiga, visualice y analice la estructura de cronometraje de diseño y la propagación para varios modos para cualquier capa de jerarquía. Constraints Builder genera cualquier tipo de restricciones para cualquier modo para varios procesos de diseño de SOC descendentes.

Capacidades avanzadas de restricción de tiempo con Excellicon

La adquisición permite a los diseñadores de SoC acelerar el cierre del diseño y mejorar la corrección de restricciones con la administración.

¿Por qué Restricciones Builder?

El constructor de restricciones es la herramienta de compilación de restricciones formal que genera automáticamente SDC para cualquier modo y nivel de jerarquía, acortando el ciclo de cierre de tiempos. El generador de restricciones compila automáticamente, propaga jerárquicamente y administra las restricciones de tiempo de calidad de cierre correctas por construcción para varias aplicaciones.

Preguntas frecuentes

El proceso de generación de restricciones comienza con el descubrimiento, donde la herramienta comienza en los puntos finales, identifica relojes y modos a través de la propagación hacia atrás de las capas de diseño, lo que permite a los diseñadores visualizar la estructura de reloj y determinar los modos en el diseño.