Combinado con una gama de los mejores motores de su clase, este poderoso enfoque de verificación permite la búsqueda de errores, la comprobación de límites y las estrategias de prueba completa. SLEC está diseñado para complementar la verificación típica basada en simulación y está integrado con herramientas de depuración como Siemens EDA Visualizer para comprender las falsificaciones.
Verificación formal de C ++ /SystemC/RTL
Cuando los diseñadores mueven descripciones de alto nivel a RTL o realizan optimizaciones de energía a RTL, deben saber si el resultado es funcionalmente equivalente al original. Los motores SLEC ofrecen soluciones para la comprobación de equivalencia RTL manual, de síntesis de alto nivel (generada por catapulta) y de potencia optimizada.
training bajo demanda sobre catapulta
La biblioteca de training bajo demanda Catapult de alto nivel (HLS) contiene un conjunto de rutas de aprendizaje con módulos para introducir a los ingenieros en HLS y la verificación de alto nivel.
Grupo de Síntesis y Verificación de Alto Nivel
Un grupo para discutir los puntos más finos del diseño y la verificación utilizando las herramientas de Siemens EDA HLS y HLV. Únase a la discusión sobre nuevos temas, características, contenido y expertos técnicos.
HLSLibs
Un conjunto libre y abierto de bibliotecas implementadas en C++ estándar para un diseño de hardware y software con precisión de bits. Es una comunidad abierta para el intercambio de conocimientos y propiedad intelectual para HLS que se puede utilizar para acelerar tanto la investigación como el diseño.
Blog de diseño y verificación de HLS
Blog que cubre metodologías y técnicas de diseño y verificación de síntesis de alto nivel (HLS) de próxima generación.
Soporte de Catapulta
Acceda a documentación detallada, versiones, recursos y más.
Consultoría EDA
Ayudarle a lograr el máximo impacto en el negocio al abordar complejos desafíos tecnológicos y empresariales con una combinación única de experiencia en desarrollo y diseño y experiencia en metodología.