Skip to main content
Para mostrar esta página se usa traducción automática. ¿Ver en inglés en su lugar?

Visión general

Comprobador de diseño de catapulta

Catapult trae pelusa y análisis formal para validar sus diseños de C ++ /SystemC para ser correctos antes de la síntesis. Evite problemas de diseño asociados con lecturas de memoria no inicializadas, accesos fuera del arreglo de discos enlazados, declaraciones de switch incompletas y problemas de QoR que pueden ocurrir al codificar para HLS.


La verificación en C++ reduce los costos hasta en un 80%

Promoción catapult design checker
CARACTERÍSTICAS CLAVE

pelusa formal y estática para C ++ /SystemC

Catapult Design Checker proporciona múltiples modos de verificación que eliminan la necesidad de depuración basada en simulación de problemas en su diseño. Los problemas de codificación, los problemas de QoR y los posibles desajustes y ambigüedades de C+++/SystemC a RTL, se detectan rápidamente dando una retroalimentación exacta sobre el origen y la causa.

ENCONTRAR PROBLEMAS DE QOR

pelusa estática para QoR

Encontrar problemas comunes en la codificación antes de la Síntesis es fácil con Catapult Design Checker.

pelusa estática para flujo QoR: Encontrar problemas comunes en la codificación antes de la Síntesis es fácil con Catapult Design Checker.
Modo de comprobación personalizada

Centrarse en problemas específicos

Catapult Design Checker permite al usuario personalizar y priorizar las comprobaciones para enfocarse en problemas urgentes mientras reduce el ruido de problemas ya conocidos.

Diagrama de flujo que muestra los pasos para el proceso de verificación personalizado con flechas que conectan varias formas y elementos de texto.

¿Listo para tener una conversación sobre Design Checker?

Cualquier duda que pueda tener, ¡tendremos las respuestas!

subject=catapult%20Design%20Checker%20Inquiry%20> Envíenos un correo electrónico

Capacitación bajo demanda en Catapult

La biblioteca de capacitación bajo demanda Catapult de Síntesis de Alto Nivel (HLS) contiene un conjunto de rutas de aprendizaje con módulos para introducir a los ingenieros en HLS y la verificación de alto nivel.

Grupo de Síntesis y Verificación de Alto Nivel

Un grupo para discutir los puntos más finos del diseño y la verificación utilizando las herramientas de Siemens EDA HLS y HLV. Únase a la discusión sobre nuevos temas, características, contenido y expertos técnicos.

HLS Libs

Un conjunto libre y abierto de bibliotecas implementadas en C++ estándar para un diseño de hardware y software con precisión de bits. Es una comunidad abierta para el intercambio de conocimientos y propiedad intelectual para HLS que puede utilizarse para acelerar tanto la investigación como el diseño.

Un icono con una gota de agua azul y un contorno blanco de un libro.

Blog de Diseño y Verificación de HLS

Blog que cubre metodologías y técnicas de diseño y verificación de síntesis de alto nivel (HLS) de próxima generación.

Auriculares

Soporte Catapulta

Acceda a documentación detallada, versiones, recursos y más.

Consultoría EDA

Ayudarle a lograr el máximo impacto en el negocio al abordar complejos desafíos tecnológicos y empresariales con una combinación única de experiencia en desarrollo y diseño y experiencia en metodología.