Al proporcionar productos y metodología líderes en su clase para el diseño de alto nivel, Siemens ofrece soluciones en múltiples puntos del proceso de diseño. Verificación de diseño, código y cobertura funcional y verificación formal para comprobación de equivalencia de C ++ y SystemC.
Acelere su flujo de verificación de alto nivel (HLV) con métodos conocidos y confiables utilizando la plataforma Catapult HLV. Reduzca el tiempo de respuesta y los costos generales de verificación del SoC hasta en un 80% aprovechando la verificación de diseño de alto nivel, la cobertura de código/funcional y los métodos estáticos y formales.
En los últimos años se ha visto una explosión en la adopción de HLS para el diseño de chips impulsada por el aumento de la complejidad del diseño y la verificación, así como por las presiones de tiempo de comercialización. Catapult HLS permite a los diseñadores llevar sus chips al mercado más rápido al acortar el diseño general y el flujo de verificación.
