HyperLynx Signal Integrity

La integridad de la señal se mide tradicionalmente con un osciloscopio para ver las características de la forma de onda y comprobar que se cumplen los requisitos. Otros instrumentos utilizados tradicionalmente para comprobar la integridad de la señal son los analizadores vectoriales de redes (VNA) y los reflectómetros de dominio temporal (TDR).

En términos generales, la integridad de la señal puede definirse como la capacidad de mantener la calidad de las señales eléctricas durante la transmisión en un circuito. La integridad de la señal de HyperLynx permite al usuario analizar los circuitos para detectar problemas relacionados con el sobrepaso, el subimpulso, el timbre y la diafonía, entre otros. Además de la integridad general de la señal, la SI de HyperLynx se puede utilizar para analizar interfaces específicas, como DDR y SerDes, que tienen métricas de aprobación/error de integridad de la señal definidas.

HyperLynx incluye el asistente DDRx Batch para el diseño y la verificación de las interfaces DDRx. El asistente DDRx Batch es una utilidad integral basada en JEDEC diseñada para guiar al usuario durante todo el proceso de simulación de una interfaz DDRx y puede soportar DDR-DDR5 y LPDDR, LPDDR5. El asistente DDRx Batch se puede utilizar tanto en el diseño anterior como posterior para poder diseñar y verificar las interfaces. HyperLynx incluye modelos de temporización basados en JEDEC para los componentes de la DRAM y proporciona un modelo de temporización de controladores genérico. La personalización del modelo de temporización del controlador está disponible mediante el uso del asistente de modelos de temporización del controlador. Además, HyperLynx le ofrece modelos DDR5 IBIS-AMI genéricos para el controlador, la DRAM y el dispositivo de reloj registrado (RCD). Estos modelos se basan en la tecnología y se pueden utilizar como punto de partida eficaz cuando los modelos de los proveedores no están disponibles.

Sí, HyperLynx incluye los asistentes SerDes Compliance y SerDes Batch, diseñados específicamente para analizar los enlaces en serie de alta velocidad. HyperLynx incluye más de 260 protocolos integrados que permiten al usuario diseñar y verificar canales en serie de alta velocidad sin problemas. El asistente de cumplimiento está diseñado para analizar los enlaces en serie basándose en estos protocolos estándar sin modelos específicos del proveedor. El asistente SerDes Batch está diseñado para analizar los enlaces en serie mediante modelos IBIS-AMI específicos del proveedor. Tanto el asistente de cumplimiento como el de SerDes Batch ofrecen informes completos, con flujos de trabajo integrados entre el diseño y la verificación anteriores y posteriores al diseño. Además, las áreas 3D de las estructuras de vía se pueden detectar y resolver automáticamente mediante el solucionador electromagnético 3D de onda completa integrado, y también admite la paralelización mediante la distribución de trabajos.

HyperLynx incluye una herramienta de integridad de señales y alimentación de uso general para diseñar y verificar los sistemas electrónicos. Los reflejos y la diafonía se simulan fácilmente en HyperLynx de forma interactiva mediante el uso de un osciloscopio virtual o en modo por lotes, donde el usuario puede aprovechar la simulación de varias redes o incluso de todo el diseño. Los usuarios pueden explorar cómo los elementos, como las líneas de transmisión, las vías, los componentes pasivos, las intensidades de accionamiento, las técnicas de terminación y las variaciones de apilamiento, afectan a las reflexiones y a la diafonía.

IBIS-AMI son las siglas de Input/Output Buffer Information Specification, Algorithmic Modeling Interface. La AMI es una extensión del formato de modelado IBIS y se utiliza para simular el comportamiento de un dispositivo, como un circuito de ecualización de transceptores SerDes. HyperLynx admite los modelos IBIS-AMI para su uso en el asistente de lotes SerDes y para las simulaciones de DDR5 y DDR5 de bajo consumo (LPDDR5).

HyperLynx se puede utilizar tanto para diseñar como para verificar diseños de alta velocidad. La fase previa a la maquetación suele considerarse diseño, mientras que la posterior a la maquetación se considera verificación. HyperLynx LineSim permite al usuario diseñar interfaces explorando las ventajas y desventajas con las topologías de enrutamiento, los puntos fuertes de las unidades y los esquemas de terminación, entre otros. El objetivo es que el diseño previo o el diseño sea desarrollar reglas y restricciones para impulsar el diseño de los PCB. HyperLynx BoardSim se utiliza para comprobar que esas restricciones de diseño se han cumplido mediante la verificación de los requisitos mediante un sistema de simulación interactiva y asistentes.

Hay muchas escuelas de pensamiento sobre las metodologías de simulación de la integridad de la señal y la potencia. Siemens recomienda la metodología de verificación progresiva. La verificación progresiva es una metodología que tiene como objetivo eliminar los problemas más simples de la mesa de forma rápida y eficaz mediante el uso de la comprobación automática de reglas de diseño a través de HyperLynx DRC. Una vez identificados y solucionados los problemas simples, el usuario puede realizar simulaciones utilizando modelos basados en la tecnología. Estos modelos básicos identifican el rendimiento con respecto a los estándares y permiten al usuario ejecutar simulaciones rápidamente para identificar las señales que pueden requerir un análisis más detallado. El último paso es realizar el análisis utilizando modelos específicos del proveedor. Estos modelos son los más precisos, pero también los que requieren más habilidad y conocimiento. Al emplear la verificación progresiva, más ingenieros pueden realizar los análisis de forma temprana y con frecuencia, lo que no solo aumenta la eficacia del proceso de diseño, sino que ahorra los problemas más difíciles a los expertos.