HyperLynx Schematic Analysis elimina la necesidad de revisar manualmente los esquemas y aumenta la eficacia general del flujo de trabajo al proporcionar revisiones esquemáticas automatizadas en paralelo con la captura del diseño. Al adoptar un flujo de diseño «correcto a la primera», HyperLynx Schematic Analysis reduce los costes de desarrollo, pruebas y garantía, eliminando entre el 50 y el 70% de las respuestas de diseño causadas por errores esquemáticos y malas prácticas de diseño.
HyperLynx Schematic Analysis permite la inspección completa de todas las redes de un esquema mediante una amplia biblioteca de componentes de modelos inteligentes. El análisis esquemático ahorra a los equipos de diseño cientos de horas de inspección visual y depuración en laboratorio al analizar cada red de un esquema. Este análisis se ejecuta rápidamente antes del hito de congelación del esquema, de modo que el diseño puede comenzar con la máxima confianza de que la primera pasada se ha realizado correctamente.
HyperLynx Schematic Analysis no se basa en una biblioteca de símbolos como lo haría un comprobador esquemático nativo, sino que coge el número de pieza del fabricante de cada componente directamente de su lista de materiales y hace referencia a una biblioteca creada a partir de las hojas de datos del proveedor para encontrar problemas como fallos de reducción de potencia de los condensadores, símbolos incorrectos, falta de tablas, etc. El análisis esquemático identifica estos problemas sin necesidad de un esfuerzo manual que requiera mucho tiempo. El resultado final es una representación gráfica compacta de situaciones críticas, de defectos y de advertencia a partir de la cual puede cruzar la sonda directamente con el esquema para resolverlas sobre la marcha.
El análisis esquemático se realiza en paralelo con la captura del diseño, con los errores resaltados directamente en el esquema. También se puede realizar en diseños electrónicos una vez lanzados al mercado para mejorar la calidad del diseño electrónico, aumentar el rendimiento y reducir las devoluciones de productos.
Comprobaciones de reglas clave
- Verificación de red ampliada completa (mediante resistencias en serie, conmutadores, acoplamiento de corriente alterna)
- Verificación completa de la interfaz multiplaca y placa madre
- Comprobaciones de compatibilidad de E/S para los umbrales máximo, mínimo y lógico
- Errores de dirección y bus de datos (de MSB a LSB, fuente de bus, etc.)
- Verifica los requisitos pasivos externos
- Identificación obligatoria de pines desconectados
- Verificación de la conexión entre el plano de alimentación y tierra
- Comprobaciones de conectividad diferencial
- Validación de conectividad de red IO (falta el controlador/receptor)
- Pruebas de compatibilidad de funciones PIN (restablecimientos, intercambio de I2C, etc.)
- Los símbolos no coinciden (con la hoja de datos)
- Reducción de potencia de condensadores, resistencias y diodos
... Y muchos más
