Tessent DefectSim es un simulador de defectos a nivel de transistor para circuitos digitales analógicos, de señal mixta (AMS) y sin escaneo. Mide la cobertura de defectos y la tolerancia a los defectos y es perfecto tanto para circuitos integrados de alto volumen como de alta confiabilidad.
Mejore la seguridad, la calidad de las pruebas y el tiempo de los AMS. Tessent DefectSim reemplaza la evaluación manual de la cobertura de las pruebas en los circuitos AMS y genera datos objetivos para guiar las mejoras necesarias para cumplir con los estándares de calidad y seguridad funcional y los objetivos de cobertura de las pruebas.
Basado en las técnicas de inyección de defectos a nivel de transistores utilizadas en TestKompress Cell-Aware ATPG para circuitos digitales escaneables, DefectSim es adecuado para bloques de circuitos industriales que contienen cientos o miles de transistores.
Genere un resumen ejecutivo que enumere la cobertura de defectos ponderada según la probabilidad, el intervalo de confianza y una matriz que enumere cada defecto y si fue detectado por un límite de prueba fallido o por una salida digital.
Reduzca drásticamente el tiempo total de simulación en comparación con la simulación de pruebas de producción y listas de redes de diseño extraídas de forma plana en SPICE clásico en CPU paralelas.
Evaluamos Tessent DefectSim en varios circuitos integrados de automoción y llegamos a la conclusión de que se trata de una solución altamente automatizada y flexible que guía las mejoras en las técnicas de prueba y de diseño para las pruebas y nos permite mejorar considerablemente la cobertura de defectos en las pruebas analógicas.
Profundice en el papel de la simulación analógica de fallas en la seguridad funcional automotriz y explore los desafíos, las aplicaciones, los beneficios y el impacto de la simulación analógica de fallas en el diseño de chips y el cumplimiento de las normas de seguridad.
