Optimizar la seguridad

Hágase una prueba de escaneo determinista de la más alta calidad con el menor coste de fabricación, utilizando la compresión integrada en el chip patentada para reducir el volumen de datos de las pruebas y reducir el tiempo de las pruebas.

Reduzca el tiempo de desarrollo del diseño para la capacidad de prueba (DFT) y los costes de las pruebas de fabricación al desvincular los requisitos de DFT a nivel central y a nivel de chip.

Opere una infraestructura de monitorización y análisis inteligente y funcional para el sistema en chip (SoC) con propiedad intelectual (IP) y software de silicio.

Proporciona automatización e integración para la IP de prueba e instrumentación compatible con el IEEE 1687 IJTAG de varias fuentes en un diseño de circuitos integrados.

Garantice el cumplimiento de la norma ISO26262 con la solución lógica integrada ideal para dispositivos críticos para la seguridad, como los circuitos integrados utilizados en aplicaciones automotrices y médicas.

Garantice la calidad, mejore la seguridad, optimice el rendimiento y aumente la fiabilidad integrando pequeños módulos directamente en su sistema en chip (SoC), lo que permite observar de forma no intrusiva lo que ocurre en su diseño.

Lea cómo un número creciente de normas y reglamentos dentro del ecosistema de la automoción prometen ahorrar costes de desarrollo al defenderse de los ciberataques.

Haga un resumen del AESIN y vea nuestro vídeo sobre nuestros resultados de CAV seguros.