Tessent Embedded Analytics

Depurar y optimizar el código que se ejecuta en los SoC modernos requiere muchos análisis funcionales debido a las dependencias que se crean al combinar muchos procesadores, bloques de hardware, memoria, periféricos y software en un sistema. Las cadenas de herramientas deben optimizarse para que el código de la aplicación integrada pueda aprovechar al máximo la arquitectura de destino. Cumplir con el rendimiento informático prometido requiere un ciclo de optimización y pruebas del hardware y el software que comience con la emulación y continúe con el chip de prueba y vaya sobre el terreno. Los arquitectos de sistemas deben poder realizar análisis funcionales en el chip para responder a preguntas como: con qué eficacia se comparten los datos entre los autobuses, si el NoC está equilibrado, qué tan eficiente es el predictor de sucursales, si la partición del código es óptima, ¿existe algún posible cuello de botella en la SRAM? Además de depurar su código, los ingenieros de software deben entender el comportamiento funcional, incluido cómo se correlacionan los eventos en todos los componentes del SoC si una aplicación se bloquea o se restablece, si algún subproceso supera un período de tiempo y qué bloque de memoria utilizar para los datos.

Utilice los módulos IP de Tessent Embedded Analytics para capturar los datos necesarios para analizar los sistemas de muchos núcleos. Combinada con un software inteligente, la plataforma de análisis integrado de hardware IP proporciona una solución de análisis funcional única que va mucho más allá de la monitorización de los parámetros del proceso en chip y proporciona una visibilidad total a nivel del sistema. Esto permite la optimización durante todo el ciclo de vida del dispositivo.

Los sistemas analíticos integrados de Tessent utilizan un formato de mensaje altamente optimizado para transportar diferentes tipos de datos entre los módulos de análisis y las aplicaciones de software integradas en el chip o en el servidor. Los bloques de seguimiento del procesador de datos o instrucciones se pueden encapsular en un mensaje de análisis integrado con una marca de hora y enviarlos a través de puertos PCIe o Serdes rápidos para analizarlos en las aplicaciones host. Como alternativa, los datos de configuración se pueden enviar desde una aplicación integrada o host para configurar las funciones de los módulos IP, como filtros o comparadores. Los mensajes de análisis integrados se comprimen para garantizar que solo se transfiere la cantidad óptima de datos entre el hardware y el software.

La estructura de mensajes subyacente permite la comunicación en tiempo real entre todos los módulos de análisis integrado de un sistema. Por ejemplo, cuando un monitor de bus identifica una transacción de interés, puede enviar un evento a un módulo analítico del procesador (JPAM/BPAM) para detener un procesador, dar instrucciones a un codificador de rastreo mejorado para que capture el seguimiento de las instrucciones del procesador inmediatamente antes del suceso y hacer que la DMA vuelque el valor de un bloque de memoria en una dirección determinada. El evento de restablecimiento global se utiliza a menudo para capturar datos suficientes como para reconstruir el estado general del sistema antes de la llamada de restablecimiento.

Los bloqueos del bus de hardware suelen producirse cuando un procesador se detiene y espera la respuesta de otro subsistema del chip a través del bus del sistema. El monitor de bus de análisis integrado, compatible con el protocolo, se puede configurar para que se active cuando el tiempo necesario para una transacción de autobús supere un límite programable o una transacción no tenga el nivel de privilegios correcto. Cuando se desencadena una transacción bloqueada, el Bus Monitor identifica el identificador y la dirección completos de la transacción y guía al ingeniero hasta la transacción problemática.

Los bloqueos de software son cada vez más comunes en los SoC con varias CPU, sobre todo cuando los diferentes procesos de software utilizan un mecanismo de bloqueo para controlar el acceso compartido a los recursos comunes en el chip. El monitor de estado de Embedded Analytics se puede configurar para detectar el estado del fallo, enviar un evento en tiempo real a otros módulos de análisis integrado (módulos de análisis de procesadores) para detener los procesadores y, a continuación, iniciar la captura de datos para identificar y aislar el problema.

Es compatible con todas las funciones obligatorias:

• Rastreo de instrucciones
• Interfaz de Hart a codificador
• Modo de rastreo de direcciones Delta
• Formato de paquetes eficiente

Las funciones opcionales (extensiones de la ISA) incluyen:

• Jubilación por instrucción múltiple
• Rastreo de datos
• Modo de excepción implícita
• Modo de salto inferible secuencial
• Modo de devolución implícita
• Modo de predicción de sucursales
• Saltar al modo de caché de objetivos
• Modo de dirección completa
• Compresión basada en signos
• Filtrando
• Marcas horarias

Además, también admite funciones patentadas, como:

• Trazado preciso del ciclo
• Filtrado configurable