U2U24 - Sesiones de atletismo de CICV

Descubra cómo Allegro MicroSystems aprovechó Solido Design Environment y Analog FastSpice, impulsados por IA, para acelerar la verificación de los circuitos integrados de gestión de la energía, lo que se tradujo en una reducción general del tiempo de verificación.

Vea esta sesión y descubra cómo aprovechar la capacidad de nube de AWS para una migración total a la nube o una expansión en los picos de demanda para cargas de trabajo personalizadas de verificación de circuitos integrados y lograr una comercialización más rápida.

Descubra cómo Microsoft aprovecha Solido IP Validation para abordar los problemas de calidad de la IP en las primeras etapas del proceso de diseño, lo que ahorra tiempo y dinero en posibles (ECO) y mejora la calidad general de la IP en los flujos de producción e integración.

Descubra cómo SiTime aprovecha AFS, Symphony y Solido Design Environment para garantizar una integración perfecta entre los componentes analógicos y digitales y acelerar la verificación de los osciladores SoC basados en MEMS de alta precisión.

Descubra cómo NVIDIA utilizó la tecnología de aprendizaje aditivo de Solido para acelerar la verificación estándar de las bibliotecas móviles con Solido Design Environment y, al mismo tiempo, mantener la precisión en la verificación de una nueva revisión del kit de diseño de procesos (PDK).

Descubra cómo ST aprovecha Solido Crosscheck en su infraestructura de control de calidad de IP para gestionar la complejidad de la IP y proporciona una solución de validación de IP completa y proactiva para mejorar la calidad del silicio y acelerar la entrega del SoC.

Descubra cómo ST utilizó Symphony y Visualizer para mejorar el rendimiento de la verificación de SmartPower Technologies y analizar y depurar la interfaz entre lo analógico y lo digital de una manera más fácil y rápida.

Descubra cómo Solido Library Profiler y Generator permiten a los usuarios de Infineon comparar y perfilar .libs procedentes de diferentes fuentes de IP para poder elegir un conjunto de datos óptimo, lo que permite un mejor análisis de PPA y ciclos de diseño más cortos.

Descubra cómo ST utiliza Solido PVTMC Verifier para predecir la dispersión de los parámetros analógicos en PVT y Solido Additive Learning para reutilizar los resultados anteriores, reduciendo el número de ejecuciones y acelerando la fase de verificación.

Descubra cómo Silicon Creations aprovecha la tecnología SPICE de Siemens para gestionar el crecimiento constante de la complejidad del diseño. Destacando las últimas mejoras de rendimiento que hicieron posibles los diseños de 3 nm, incluidos los resultados de las simulaciones.

Descubra cómo las herramientas de simulación SPICE y de señal mixta de Siemens ayudaron a LG a lograr importantes mejoras de rendimiento y productividad en la propiedad intelectual (IP) del bucle bloqueado en fase (PLL) en comparación con las soluciones anteriores.