Desafíos en la implementación digital
Gestionar la complejidad del diseño, los objetivos de rendimiento, potencia y área y el tiempo de comercialización son desafíos cruciales en el diseño moderno de los SoC. La complejidad de las reglas de diseño y el calendario de las reuniones hacen que el cierre del diseño sea más difícil que nunca y exigen un cambio de paradigma en el lugar y la ruta.
Lograr el cierre de la RDC
El uso extensivo de la tecnología de patrones múltiples, la litografía EUV y las celdas de altura mixta complica la colocación y el enrutamiento. Se requieren cambios fundamentales en la tecnología de ubicación y ruta para lograr el cierre efectivo de la RDC.
Ofreciendo un PPA competitivo
El mercado quiere circuitos integrados con el menor consumo de energía y el mayor rendimiento. Las tecnologías de optimización innovadoras pueden minimizar la energía y, al mismo tiempo, alcanzar los objetivos de tiempo y área y controlar los costes de desarrollo.
Reducir el tiempo de cierre
Estimar con precisión el tiempo posterior a la ruta es más difícil que nunca con el aumento de la resistencia por cable/vía. Evite las iteraciones, mejore el PPA y reduzca el tiempo de cierre al obtener la visibilidad detallada de las rutas en una fase más temprana del flujo.
Place-and-Route is Shaking up Digital IC Design
PowerFirst implementation technology
Reduce total power consumption for power sensitive applications
Detail-Route-Centric synthesis
Realize fast design closure and solve advanced node high wire/via resistivity challenges
Certified by leading foundries
Certified by leading foundries through 4 nm and fast ramping on 3 nm certifications
Presentamos Aprisa: una solución de software de ubicación y ruta
La plataforma Aprisa de ubicación y ruta es una solución detallada centrada en las rutas para los desafíos de la implementación moderna de circuitos integrados digitales.
