Aplicación Veloce Visualizer

¿Por qué la aplicación Veloce Visualizer?

Hoy en día, los diseños son más complejos, con componentes variados y análisis necesarios, como analógicos, digitales, de alimentación, DFT, seguridad y protección. Garantizar la fidelidad y la solidez de un diseño de este tipo requiere que los ingenieros de verificación planifiquen la depuración con mucha antelación. Según el estudio de investigación de Wilson de 2022, los ingenieros de diseño y verificación dedican el 46% del tiempo del proyecto a depurar.

Visualizer es la plataforma de depuración más avanzada adecuada para los desafíos actuales de verificación funcional. Con la fusión perfecta de todas las funciones de depuración avanzadas y la integración de los bancos de pruebas de la UVM y la emulación Veloce, Visualizer ofrece una depuración de alto rendimiento para los SoC a nivel de bloque, IP y chip completo.

• Plataforma de depuración unificada para todas las plataformas asistidas por hardware, como Veloce Strato, Veloce Primo, Veloce ProFPGA y simulación
• Arquitectura muy rápida, escalable y de alta capacidad para admitir diseños grandes o muy grandes.
• Un motor de depuración para todas las necesidades de depuración: depuración RTL, GLE diseña depuración, banco de pruebas, depuración de UVM, depuración de software, afirmación, transacciones, análisis de energía y cobertura funcional.
• La riqueza de funciones, las ventanas intuitivas y un conjunto de colores intensos facilitan la depuración, reducen el tiempo de depuración y mejoran la productividad.