Ya sea que esté realizando una prueba estructural tradicional, una autocomprobación integrada en memoria (MBIST) o un diseño para pruebas más avanzado (DFT), formatos como paramétrico, de caracterización de E/S e incluso una prueba funcional, la aplicación Veloce DFT puede gestionar todos los distintos modos de prueba de DFT que se ejecutan en los SoC de producción
Ponte en contacto con nuestro equipo de ventas 1-800-547-3000
La aplicación Veloce Design-for-Test (DFT) proporciona un enfoque de desplazamiento a la izquierda para diseñar para la validación del patrón de prueba. La aplicación Veloce DFT es un flujo de validación de patrones DFT optimizado para la emulación que es más rápido que la simulación de software tradicional. La aplicación DFT es compatible con todos los tipos de patrones de prueba que se ejecutan en el ATE (equipo de prueba automatizado). La aplicación Veloce DFT es totalmente compatible con la aplicación Veloce Fault para medir con precisión la cobertura de fallos o proporcionar una métrica funcional de clasificación de fallos. Se usa junto con la aplicación Veloce Power, la creación de perfiles de energía y la estimación del patrón para garantizar un programa de producción altamente sólido.
Gestione de manera eficiente las listas de redes o el nivel de transferencia de registros (RTL) en un sistema en chip (SoC) de chip completo para tamaños de diseño de hasta 40 000 millones de puertas.
Veloce DFT supera a la simulación tradicional en órdenes de magnitud. En algunos casos, hasta 16 000 veces el rendimiento
La aplicación Veloce DFT es compatible con el formato de archivo Standard Test Interface Language (STIL) de toda la industria
La cantidad de patrones de prueba que se deben ejecutar para validar completamente un SoC cuesta tiempo y dinero. Estos grandes conjuntos de patrones deben ser robustos y funcionar durante el primer silicio, de modo que no pongan en peligro el cronograma de entrega de la producción. Con la aplicación Veloce DFT y una aceleración basada en la emulación de más de 10 000 veces más rápida que la simulación por software, se puede establecer un proceso de validación más formal para lograr los objetivos específicos.
Con Veloce DFT, se ejecuta un análisis estructural del diseño para eliminar los agujeros de cobertura en el programa de producción. Una vez que se encuentra este conjunto de fallas y se crea un estímulo, las aplicaciones Veloce DFT y Fault automatizan por completo el proceso de ejecutar la prueba e inyectar las fallas de forma iterativa. La cobertura de fallas resultante se puede combinar con la base de datos de cobertura de ATPG para la cobertura del programa de prueba final.
Los métodos de prueba de DFT estructurales añaden al diseño una lógica adicional no funcional basada únicamente en pruebas, por lo que es posible que las redes eléctricas y el diseño del diseño no estén optimizados para esta lógica adicional, lo que provoca eventos de potencia, temperatura y velocidad en las pruebas que pueden reducir los rendimientos y afectar los ingresos del proyecto. La aplicación Veloce DFT, junto con la aplicación Veloce Power, pueden brindar información sobre los eventos y las estimaciones de energía en las primeras etapas del diseño y la planificación.
