Skip to main content
Esta página se muestra mediante traducción automática. ¿Deseas ver el contenido en inglés?
FUNCIONES CLAVE

Verificación formal de C++/SystemC/RTL

Cuando los diseñadores trasladan las descripciones de alto nivel a RTL o hacen optimizaciones de energía a RTL, deben saber si el resultado es equivalente funcionalmente al original. Los motores SLEC ofrecen soluciones para la comprobación manual de equivalencias RTL de síntesis de alto nivel (generada por Catapulta) y optimizada desde el punto de vista energético.

Junto con una gama de los mejores motores de su clase, este potente enfoque de verificación permite estrategias de búsqueda de errores, control limitado y prueba total. El SLEC está diseñado para complementar la verificación típica basada en la simulación y se integra con herramientas de depuración como el visualizador EDA de Siemens para entender las falsificaciones.

Flujo de verificación formal integral del sistema SLEC que muestra las soluciones

Para los desafíos de verificación formal manual más difíciles que implican implementaciones complejas en RTL codificado a mano. El sistema SLEC ofrece funciones que permiten probar formalmente bloques de diseño tan desafiantes como la multiplicación en coma flotante de doble precisión, la suma múltiple y otros problemas que simplemente no se pueden simular de forma exhaustiva en RTL.

Flujo de verificación formal secuencial del sistema SLEC

Catapult On-Demand Training

La biblioteca de formación bajo demanda de Catapult High-Level Synthesis (HLS) contiene un conjunto de itinerarios de aprendizaje con módulos para introducir a los ingenieros en el HLS y la verificación de alto nivel.

Grupo de síntesis y verificación de alto nivel

Un grupo para analizar los puntos más sutiles del diseño y la verificación mediante las herramientas EDA, HLS y HLV de Siemens. Únase al debate sobre nuevos temas, reportajes, contenido y expertos técnicos.

HL Libs

Un conjunto abierto y gratuito de bibliotecas implementadas en C++ estándar para un diseño de hardware y software con precisión de bits. Es una comunidad abierta para el intercambio de conocimientos y propiedad intelectual para HLS que se puede utilizar para acelerar tanto la investigación como el diseño.

Blog de diseño y verificación de HLS

Blog que cubre las metodologías y técnicas de diseño y verificación de síntesis de alto nivel (HLS) de próxima generación.

Soporte de catapulta

Acceda a documentación detallada, publicaciones, recursos y mucho más.

Consultoría EDA

Le ayudamos a lograr el máximo impacto empresarial al abordar los complejos desafíos tecnológicos y empresariales con una combinación única de experiencia en desarrollo y diseño y conocimientos metodológicos.