Al proporcionar productos y metodologías líderes en su clase para el diseño de alto nivel, Siemens ofrece soluciones en varios puntos del proceso de diseño. Comprobación del diseño, cobertura funcional y de código y verificación formal para la comprobación de equivalencias de C++ y SystemC.
Acelere su flujo de verificación de alto nivel (HLV) con métodos conocidos y fiables mediante la plataforma Catapult HLV. Reduzca el tiempo y los costes generales de verificación del SoC hasta un 80% con la comprobación del diseño de alto nivel, la cobertura funcional y de código y los métodos estáticos y formales.
En los últimos años se ha producido una explosión en la adopción del HLS para el diseño de chips, impulsada por la creciente complejidad del diseño y la verificación, así como por las presiones del tiempo de comercialización. Catapult HLS permite a los diseñadores lanzar sus chips al mercado más rápido al reducir el flujo general de diseño y verificación.
