La innovadora simulación SPICE, según el contexto, mejora el análisis de descargas electrostáticas en diseños grandes
Con la creciente complejidad, el aumento del número de transistores y la reducción de las dimensiones de los circuitos integrados, la verificación de ESD está demostrando ser un desafío importante en los nodos avanzados. La verificación ESD tradicional mediante extracción parasitaria seguida de la simulación con programa de simulación con énfasis en circuitos integrados (SPICE) tiene dificultades para modelar con precisión el comportamiento dinámico de los circuitos en diseños grandes y por proporcionar resultados de simulación en tiempos de ejecución prácticos a nivel de bloque grande o chip completo. La simulación SPICE del Calibre PERC, sensible al contexto, reúne lo mejor de los enfoques estáticos y dinámicos, y combina el diseño físico de un componente con su implementación eléctrica y analiza esa información para evaluar la solidez de la ESD. Este flujo de simulación de SPICE, sensible al contexto, permite a los diseñadores realizar análisis de ESD precisos para los diseños más grandes de cualquier nodo de proceso.
