Para las tecnologías de envasado, como el envasado a nivel de oblea en abanico (FOWLP), el proceso de diseño y verificación del paquete puede ser un desafío. Como la fabricación del FOWLP se realiza «a nivel de oblea», incorpora la generación de mascarillas, de forma similar al flujo de fabricación del SoC. Deben existir flujos sólidos de diseño y verificación de los envases para que los diseñadores puedan garantizar que la fundición o la empresa de OSAT puedan fabricar los productos FOWLP. El Xpedition® La plataforma empresarial de placas de circuito impreso (PCB) proporciona una plataforma de codiseño y verificación que utiliza tanto entornos de diseño de paquetes como herramientas de verificación física del SoC para FOWLP. Calibre 3DStack Esta funcionalidad amplía la verificación de firmas a nivel de matriz de Calibre para permitir que la DRC y la LVS comprueben sistemas multimatriz completos, incluido el empaquetado a nivel de oblea, en cualquier nodo del proceso, sin interrumpir los flujos de herramientas actuales ni requerir nuevos formatos de datos.
La
verificación precisa de los diseños de envases a nivel de oblea (FOWLP) en abanico requiere la integración de los entornos de diseño de paquetes con herramientas de verificación de sistema en chip (SoC) para garantizar la capacidad de fabricación y el rendimiento de los paquetes
. El
embalaje a nivel de oblea (WLP) permite un mayor factor de forma y un mejor rendimiento en comparación con los diseños de circuitos integrados (IC) de sistema en chip (SoC). Si bien hay muchos estilos de diseño de paquetes a nivel de oblea, el empaque a nivel de oblea en forma de abanico (FOWLP) es una tecnología popular validada con silicio. Sin embargo, para que los diseñadores del FOWLP puedan garantizar un rendimiento y un rendimiento aceptables, las empresas de automatización del diseño electrónico (EDA), las empresas subcontratadas de ensamblaje y prueba de semiconductores (OSAT) y las fundiciones deben colaborar para establecer flujos de diseño y verificación física coherentes, unificados y automatizados. La unión de los entornos de diseño de paquetes con las herramientas de verificación física del SoC garantiza la existencia de las plataformas de codiseño y verificación necesarias. Con las capacidades mejoradas de diseño de placas de circuito impreso (PCB) del Xpedition La plataforma empresarial y la funcionalidad de verificación ampliada basada en GDSII de la plataforma Calibre, combinada con Calibre 3DStack Con esta extensión, los diseñadores ahora pueden aplicar la verificación DRC y LVS a nivel de matriz de Calibre a una amplia variedad de conjuntos de matrices apiladas en 2.5D y 3D, incluido el FOWLP, para garantizar la capacidad de fabricación y el rendimiento.