Diseñar en nodos de procesos avanzados requiere gestionar la creciente complejidad del chip, reducir los plazos y aumentar los costes de desarrollo. La arquitectura centrada en los detalles de las rutas de Aprisa responde a estos desafíos con un cierre de diseño más rápido y un PPA más predecible para los flujos de RTL a GDS.
La implementación digital de Aprisa es una solución de RTL a GDS que ofrece funciones completas de síntesis y colocación y ruta para diseños jerárquicos de primer nivel e implementación a nivel de bloques. Su correlación de la calidad de la cinta con las herramientas de firma, tanto para la temporización de la STA como para la DRC, reduce el cierre del diseño y garantiza un rendimiento, potencia y área (PPA) óptimos.
Aprisa ofrece un soporte completo de RTL a GDS, incluida la síntesis de RTL con reconocimiento físico. Su arquitectura centrada en los detalles de las rutas, con un modelo de datos jerárquico unificado y motores básicos compartidos, además de tecnologías de IA integradas, ofrecen un cierre de PPA más rápido y predecible y un aumento rápido de la productividad.
Aprisa ofrece una funcionalidad completa para el diseño jerárquico de primer nivel y la implementación a nivel de bloques para diseños digitales complejos. Su arquitectura centrada en los detalles de las rutas, su modelo de datos jerárquico unificado y sus motores de base compartidos permiten un cierre rápido del diseño y una calidad de resultados (QoR) óptima.
La arquitectura detallada centrada en las rutas y el modelo de datos jerárquicos unificados de Aprisa permiten una comunicación eficiente y frecuente entre la síntesis de RTL con reconocimiento físico, la optimización de la ubicación, la optimización del CTS y el enrutamiento detallado para mejorar la calidad de los resultados, reducir las iteraciones y acelerar la convergencia del diseño.
La optimización jerárquica (iHo) realiza el cierre temporal en el nivel superior y en el nivel de bloques simultáneamente, lo que elimina la necesidad de volver a presupuestar o aplanar el diseño. Esto permite minimizar el número de iteraciones de ECO, lo que se traduce en una reducción del esfuerzo de cierre temporal, de semanas a días.
La IA de Aprisa aumenta 10 veces la productividad de los diseñadores, con tecnologías de aprendizaje automático y control remoto para la exploración del diseño, IA generativa para obtener conocimientos sobre herramientas y asistencia en la ejecución de comandos, y agentes de IA para tareas de diseño que requieren mucho esfuerzo. Sus algoritmos de ajuste inteligentes convergen en la mejor estrategia de implementación y, al mismo tiempo, utilizan los recursos informáticos 3 veces más eficientemente, logran un PPA de diseño un 10% mejor y reducen el tiempo de grabación del proyecto.
Aprisa ofrece un PPA óptimo listo para usar. Esto ayuda a los diseñadores físicos a reducir el esfuerzo en cada paso del flujo de RTL a GDS y a lograr un tiempo de comercialización más rápido.
Aprisa mantiene información de enrutamiento detallada en las redes críticas durante todo el flujo de RTL a GDS, lo que reduce el número de iteraciones de diseño y logra un cierre más rápido del diseño.
Aprisa AI redefine la implementación digital de RTL a GDS al integrar sin problemas la IA en el centro del flujo. Exploración automática del diseño, interfaz de lenguaje natural integrada y funciones de agente de IA para aumentar la productividad.
La correlación de Aprisa con las herramientas de firma estándar del sector permite diseñar el PPA más rápido al eliminar la necesidad de bandas de protección adicionales y reducir el número de iteraciones ECO, lo que reduce el tiempo de cierre de la firma.
El modo PowerFirst de Aprisa permite a los diseñadores implementar primero para obtener la mejor potencia y, después, converger con el mejor rendimiento. Esta técnica logra una mayor potencia para los diseños centrados en la potencia, sin sacrificar el rendimiento.
Ya sea que los diseñadores físicos busquen implementar diseños muy complejos o grabarlos en el menor tiempo posible, Aprisa opera en su mayoría de forma lista para usar para ofrecer el PPA y las métricas de diseño que más importan para cualquier proyecto de diseño de circuitos integrados digitales.
Póngase en contacto con nosotros si tiene preguntas o comentarios. ¡Estamos aquí para ayudar!
