La Taiwan Semiconductor Manufacturing Company (TSMC) fue pionera en el modelo de negocio de fundición puro. Al optar por no diseñar, fabricar o comercializar ningún producto semiconductor con su propio nombre, la clave del éxito de TSMC siempre ha sido centrarse en el éxito de sus clientes. Los semiconductores fabricados en TSMC dan servicio a una base de clientes mundial grande y diversa, con una amplia gama de aplicaciones que se utilizan en una variedad de mercados finales, incluidos los teléfonos inteligentes, la informática de alto rendimiento, el Internet de las cosas (IoT), la automoción y la electrónica de consumo digital.
TSMC
La Alianza EDA de TSMC reduce las barreras de diseño para que los clientes adopten las tecnologías de procesos de TSMC. Como socio de la Alianza EDA, Siemens EDA trabaja en estrecha colaboración con los equipos de tecnología de diseño de TSMC para abordar las necesidades mutuas de diseño de los clientes mediante la habilitación de las nuevas funciones de las herramientas EDA que se alinean con la hoja de ruta de desarrollo de procesos avanzados de TSMC, así como la implementación de la metodología de diseño de TSMC en los flujos de referencia. Gracias a esta colaboración, TSMC y Siemens EDA permiten a los clientes en común alcanzar mejor su objetivo de PPA en un período de tiempo más corto.
TSMC EDA Alliance
Tabla de cobertura TSMC
Cartera EDA IC de Siemens | Creación de prototipos y diseño | Verificación física | Patrón doble o múltiple | Coincidencia de patrones | LVS | Extracción parasitaria | PERC | Integridad energética y electromagnética | Rellenar¹ | Custom Design | Lugar y ruta | Simulación de circuitos |
14 clase Angstrom (A14) | | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | LIMPIAPARABRISAS | ✔ | | LIMPIAPARABRISAS | ✔ |
16 clase Angstrom (A16) | | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | | ✔ | | | ✔ |
2 mm | | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ ² | ✔ | | ✔ [3] | ✔ |
3 mm | | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ ² | ✔ | | ✔ | ✔ |
4 mm | | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | | ✔ | ✔ |
5 mm | | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | | ✔ | ✔ |
7 nm/6 nm | | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | LIMPIAPARABRISAS | ✔ | ✔ |
16 nm/12 nm | | ✔ | ✔ | | ✔ | ✔ | ✔ | | ✔ | ✔ | ✔ | ✔ |
28 nm/22 nm | | ✔ | | | ✔ | ✔ | ✔ | | ✔ | ✔ | ✔ | ✔ |
45 nm/40 nm | | ✔ | | | ✔ | ✔ | | | ✔ | ✔ | ✔ | ✔ |
65 nm/55 nm | | ✔ | | | ✔ | ✔ | | | ✔ | ✔ | ● | ✔ |
90 nm | | ✔ | | | ✔ | ✔ | | | | ✔ | ● | ✔ |
0,13 um/0,11 um | | ✔ | | | ✔ | ✔ | | | | ✔ | ● | ✔ |
>=0,18 um | | ✔ | | | ✔ | ✔ | | | | ✔ | ● | ✔ |
Info_OS | ✔ | ✔ | | | | | | | | | | |
Info_pop | ✔ | ✔ | | | | | | | | | | |
✔: certificado; WIP: trabajo en curso (en julio de 2026)
[1]: Calibre SmartFill es POR (plan de registro) por debajo de 20 nm y Dummy Fill por encima de 20 nm.
[2]: mPower Analog está totalmente certificado, mientras que la certificación mPower Digital está en curso para la última variante derivada de procesos.
[3]: El soporte de 2 nm de Aprisa para la última variante derivada del proceso es de acceso anticipado a partir de hoy. Actualmente trabaja con clientes de primer nivel en cintas de producción de N2.
●: Siemens proporcionaría los archivos técnicos para los nodos de proceso que aún no estuvieran certificados. Póngase en contacto con el equipo de productos de Aprisa para sus solicitudes.
Certificación de flujo de trabajo de IC Packaging
Nuestra colaboración continua con TSMC ha dado como resultado la certificación automatizada del flujo de trabajo para su tecnología de integración de Info, que forma parte del Tejido 3D plataforma. Para los clientes en común, esta certificación permite el desarrollo de productos finales innovadores y altamente diferenciados utilizando el mejor software EDA de su clase y tecnologías avanzadas de integración de envases líderes del sector.
Nuestros flujos de trabajo de diseño automatizados de Info_OS e Info_pop son ahora certificado por TSMC. Estos flujos de trabajo incluyen INNOVADOR 3D IC, HyperLynx DRC, y CALIBRE NMDRC tecnologías.
Ventilador integrado (Info)
Según la definición de TSMC, InFO es una innovadora plataforma tecnológica de integración de sistemas a nivel de oblea, que incluye RDL (capa de redistribución) y TIV (a través de Info Via) de alta densidad para una interconexión de alta densidad y rendimiento para varias aplicaciones, como la telefonía móvil, la computación de alto rendimiento, etc. La plataforma InFO ofrece varios esquemas de paquetes en 2D y 3D optimizados para aplicaciones específicas.
info_OS aprovecha la tecnología InFO y cuenta con un ancho y espacio de línea RDL de 2,2 µm de mayor densidad para integrar varios chips lógicos avanzados para aplicaciones de redes 5G. Permite tamaños de almohadilla híbridos en el SoC con un paso de E/S mínimo de 40 µm, un paso de protuberancia mínimo de C4 Cu de 130 µm y más del doble de tamaño de retícula en sustratos de más de 65 x 65 mm.
Info_pop, el primer paquete 3D de distribución a nivel de oblea del sector, incluye RDL y TIV de alta densidad para integrar el AP móvil con el apilamiento de paquetes DRAM para aplicaciones móviles. En comparación con FC_pop, Info_pop tiene un perfil más delgado y un mejor rendimiento eléctrico y térmico porque no tiene sustrato orgánico ni protuberancia C4.
Chip en oblea sobre sustrato (CoWos)
Integra la lógica y la memoria en la segmentación 3D, la IA y el HPC. Innovator3D IC crea, optimiza y gestiona un modelo 3D de todo el conjunto de dispositivos CowOS.
Oblea contra oblea (WoW)
Innovator3D IC crea, optimiza y gestiona un modelo gemelo digital 3D que impulsa el diseño y la verificación detallados.
Sistema en chips integrados (SoIC)
Innovator3D IC optimiza y gestiona un modelo gemelo digital 3D que impulsa el diseño y, a continuación, la verificación con las tecnologías de Calibre.
