Questa Equivalent RTL

Σε αυτό το διαδικτυακό σεμινάριο, θα μάθετε γιατί η επίσημη επαλήθευση είναι το βασικό συστατικό για την επιτυχία στην εποχή του Next Normal, όπου η επιτυχία του πυριτίου πρώτης διέλευσης είναι ζωτικής σημασίας και η διασφάλιση της ποιότητας σε ολόκληρο τον κύκλο επαλήθευσης είναι απαραίτητη.

Σε αυτό το διαδικτυακό σεμινάριο, θα συζητήσουμε τις ακόλουθες τεχνικές: Βασική αφαίρεση, ρύθμιση και βελτιστοποίηση περιορισμών, ανεξαρτησία δεδομένων και μη ντετερμινισμός. Αυτές οι μέθοδοι είναι εύκολες στην εφαρμογή, αυξάνοντας την απόδοση επίσημης ανάλυσης.

Σε αυτό το διαδικτυακό σεμινάριο, θα δείξουμε πώς με λίγη γνώση σχεδιασμού και προνοητικότητα από την πλευρά σας, μπορείτε να αξιοποιήσετε αυτούς τους δύο κανόνες (DI και ND) για να μειώσετε την επίσημη ανάλυσή σας σε λίγα λεπτά έναντι ωρών.

Σε αυτό το διαδικτυακό σεμινάριο, θα σας δείξουμε πώς να χρησιμοποιήσετε τον τυπικό κωδικό ελέγχου ιδιοτήτων IEEE (SVA) και επίσημα εργαλεία για γρήγορη και εξαντλητική επαλήθευση ότι η μεταφορά δεδομένων μέσω του DUT αντιστοιχεί στις προδιαγραφές.

Σε αυτό το διαδικτυακό σεμινάριο, θα μάθετε τους τύπους δομών DUT που συνήθως προκαλούν προβλήματα επίσημης ανάλυσης και πώς να εφαρμόσετε τεχνικές δοκιμασμένες στο χρόνο για να τις αφαιρέσετε με ασφάλεια, έτσι ώστε η επίσημη επαλήθευση να μπορεί γρήγορα να κλείσει.

Σε αυτό το διαδικτυακό σεμινάριο, θα σας δείξουμε πώς να γράφετε τους βέλτιστους περιορισμούς για επίσημη ανάλυση. και πώς να περιορίσετε σκόπιμα την ανάλυση για να μάθετε περισσότερα σχετικά με την αποτελεσματικότητα των περιορισμών.

Σε αυτό το διαδικτυακό σεμινάριο, μαθαίνετε πώς η επαλήθευση εφαρμογής FPGA μπορεί να επιταχύνει τη ροή σχεδιασμού, να μειώσει τις δοκιμές στο εργαστήριο, να επιτρέψει την επιθετική χρήση βελτιστοποίησης και να μειώσει δραματικά τους κινδύνους μετά την παραγωγή.

Η προστασία του υλικού σας είναι εξίσου σημαντική με την προστασία του λογισμικού σας από επιθέσεις στον κυβερνοχώρο. Αυτή η συνεδρία θα δείξει την έγκαιρη επαλήθευση ασφαλείας σε μια μικρή ενότητα πνευματικής ιδιοκτησίας (IP) που προορίζεται για ενσωμάτωση IC.

Σε αυτό το διαδικτυακό σεμινάριο, θα κατανοήσετε τις αυτόματες επίσημες εφαρμογές που μπορούν να χρησιμοποιηθούν για την επίλυση των τρεχουσών προκλήσεων σχεδιασμού και επαλήθευσης που παρατηρούνται συνήθως κατά την ανάπτυξη σχεδίων ASIC και FPGA.

Σε αυτό το διαδικτυακό σεμινάριο, θα δείξουμε πώς να χρησιμοποιήσετε μια αυτοματοποιημένη, τυπική ροή που εξασφαλίζει πλήρη κάλυψη του χώρου κατάστασης των μητρώων σας, επαληθεύοντας εξαντλητικά τις συμπεριφορές και τυχόν παράνομες συμπεριφορές χωρίς να χρειάζεται να μάθετε καθόλου τυπικά.

Σε αυτό το διαδικτυακό σεμινάριο, θα καλύψουμε λεπτομερώς την επίσημη μεθοδολογία εστιάζοντας στα ABC των επίσημων: (Α) αφαίρεση, (Β) κυνήγι σφαλμάτων και οικοδομικές αποδείξεις και (Γ) κάλυψη στο πλαίσιο του ελέγχου ιδιοκτησίας.

Σε αυτό το διαδικτυακό σεμινάριο, θα δείτε τις φιλικές προς το χρήστη επίσημες εφαρμογές να εξελίσσονται στα πρώτα βήματα του επίσημου ελέγχου ιδιοκτησίας. Η πρακτική ιδέα της εξαντλητικής επίσημης επαλήθευσης σε επίπεδο ενότητας προς την υπόσχεση ανάπτυξης με γνώμονα την ιδιοκτησία.

Σε αυτό το διαδικτυακό σεμινάριο, θα μοιραστούμε μια ολοκληρωμένη στατική και τυπική μεθοδολογία που χρησιμοποιεί την αυτόματη εφαρμογή Questa X-Check που επιτρέπει στις ομάδες σχεδιασμού να εντοπίσουν προβλήματα «X» νωρίς στη διαδικασία σχεδιασμού RTL.

Σε αυτό το διαδικτυακό σεμινάριο, θα μάθετε πώς να αξιοποιείτε την επίσημη ανάλυση για να βρείτε και να διορθώσετε όσο το δυνατόν περισσότερα λειτουργικά σφάλματα, βελτιώνοντας τελικά την ποιότητα του τελικού προϊόντος σας και μειώνοντας τον κίνδυνο επανεκκίνησης.

Σε αυτό το διαδικτυακό σεμινάριο, θα μάθετε γιατί η επίσημη εφαρμογή νωρίς στην ανάπτυξη μειώνει τον συνολικό κύκλο επαλήθευσης βρίσκοντας και διορθώνοντας τα περισσότερα σφάλματα κατά την ανάπτυξη αντί αργά στο παιχνίδι επαλήθευσης.