Σύνθεση και επαλήθευση υψηλού επιπέδου
Η πλατφόρμα σύνθεσης υψηλού επιπέδου (HLS) και επαλήθευσης (HLV) της Siemens βελτιώνει τη ροή σχεδιασμού και επαλήθευσης ASIC και FPGA σε σύγκριση με το παραδοσιακό RTL. Η χρήση του C++ ή του SystemC Catapult προσφέρει κορυφαία ποιότητα αποτελεσμάτων για απόδοση, ισχύ και περιοχή, εκτός από μοναδικές λύσεις HLV.
Ο σχεδιασμός και η επαλήθευση RTL είναι πολύ αργός και ακριβός
Η παραγωγικότητα RTL, ειδικά για νέα και σύνθετα μπλοκ προστιθέμενης αξίας, έχει σταματήσει. Οι προκλήσεις σχεδιασμού και επαλήθευσης της δημιουργίας νέων και νέων αρχιτεκτονικών που προσφέρουν πλεονεκτήματα στο πυρίτιο για ασύρματη, 5G, AI/ML, αυτοκινητοβιομηχανία ή επεξεργασία βίντεο/εικόνας δεν διευκολύνουν τη ζωή των ομάδων σχεδιασμού.
Εξερεύνηση αρχιτεκτονικής
Το υλικό σας θα είναι περιορισμένη η απόδοση του συστήματος; Διαλέξατε τη σωστή θεμελιώδη αρχιτεκτονική μνήμης; Ή το ανακαλύψατε μόνο κατά την ενσωμάτωση του συστήματος; Η σύνθεση υψηλού επιπέδου επιταχύνει την εξερεύνηση του χώρου του σχεδιασμού σας.
Βέλτιστη απόδοση ισχύος και περιοχή
Η παροχή μιας βέλτιστης ισορροπίας απόδοσης, ισχύος και περιοχής για τις ανάγκες σχεδιασμού σας είναι δύσκολη. Πολύ μικρή απόδοση, υπερβολική ισχύς ή υπερβολική περιοχή και μπορεί να χάσετε έναν κύκλο προϊόντος. Αξιοποιήστε το HLS για να σχεδιάσετε καλύτερα και γρηγορότερα.
Εξακολουθείτε να κάνετε εντοπισμό σφαλμάτων RTL;
Η ανακάλυψη σφαλμάτων αργά στο RTL σημαίνει χαμένες ευκαιρίες, λιγότερο ανταγωνιστικό πυρίτιο, καθυστερήσεις απενεργοποίησης και πονοκεφάλους ECO. Ο σχεδιασμός και η επαλήθευση του Catapult HLS παρέχει σωστά σχέδια RTL για πρώτη φορά, με μειωμένο κόστος διακομιστή και εργαλείου.
Οι πελάτες του Catapult συζητούν την πραγματική χρήση του HLS
Τα τελευταία χρόνια σημειώθηκε έκρηξη στην υιοθέτηση του HLS για το σχεδιασμό τσιπ που οφείλεται στην αυξανόμενη πολυπλοκότητα σχεδιασμού και επαλήθευσης, καθώς και από τις πιέσεις χρόνου στην αγορά. Το Catapult HLS επιτρέπει στους σχεδιαστές να μεταφέρουν τα τσιπ τους στην αγορά γρηγορότερα μειώνοντας τη συνολική ροή σχεδιασμού και επαλήθευσης.

