Αναλύστε τα βέλτιστα σενάρια διαχωρισμού του σχεδιασμού με βάση το στόχο του σχεδιαστή. Ανάλυση σκοπιμότητας του RTL για την εξάλειψη φυσικών ζητημάτων από νωρίς. Εκτιμήστε το PPA στο RTL και δημιουργήστε μια πρώιμη κάτοψη. Δημιουργήστε εξασφαλίσεις για όλα τα μεταγενέστερα εργαλεία.
Το Gencellicon Chip Planner είναι το πρώτο εργαλείο shift-left που επιτρέπει στους σχεδιαστές να αποκτήσουν βαθιά εικόνα για τη σκοπιμότητα φυσικής εφαρμογής του σχεδιασμού τους σε πολύ πρώιμα στάδια χωρίς να εξαρτώνται από τα παραδοσιακά εργαλεία υλοποίησης. Οι σχεδιαστές μπορούν να διερευνήσουν διάφορα σενάρια κάτοψης με βάση προσδιορισμένες μετρήσεις, με τη δυνατότητα εκτέλεσης ανάλυσης what-if, επιλέγοντας το πιο αποτελεσματικό σενάριο για υλοποίηση.
Το Chip planner έχει σχεδιαστεί για να παρέχει τη δυνατότητα εξερεύνησης του RTL και να προτείνει διάφορες επιλογές διαμέρισης με βάση τα επιλεγμένα κριτήρια. Οι νέες ανακατατμήσεις RTL θα έχουν αντίστοιχο SDC που δημιουργείται αυτόματα.
Το Chip Planner παρέχει έγκαιρη εικόνα για τη φυσική εφαρμογή του σχεδιασμού και παρέχει ανάλυση what-if στους σχεδιαστές για να κάνουν τις καλύτερες δυνατές επιλογές κάτοψης επιλέγοντας μία από τις πολλές κατόψεις που δημιουργούνται αυτόματα.
μοναδική επαλήθευση κάτοψης Chip Planner επιτρέπει στους σχεδιαστές να επικυρώνουν τις κατόψεις με βάση το εξαντλητικό σύνολο κανόνων της πραγματικής περιγραφής σχεδιασμού για να ελέγξουν για ασυνέπειες μεταξύ του RTL, της κάτοψης, της τοποθέτησης λιμένων και της δρομολόγησης.