Σχεδιασμός FPGA

Είναι η ροή σχεδιασμού FPGA έτοιμη για τη νέα κατηγορία σχεδίων που στοχεύουν τα πιο πρόσφατα σύνθετα FPGA; Παλεύετε με εργαλεία σημείων που δεν λειτουργούν μαζί? Είστε σε θέση να επιτύχετε τους στόχους QoR σας στον επιθυμητό προϋπολογισμό; Μπορούν οι ομάδες PCB και FPGA να συνεργαστούν για να επιτύχουν τους συνολικούς περιορισμούς του συστήματος;

Τάσεις & Τεχνολογία

Νέα κατηγορία σχεδίων και μεθοδολογιών FPGA

Τα FPGA χρησιμοποιούνται όλο και περισσότερο σε ταχέως εξελισσόμενα τμήματα της αγοράς (όπως 5G, ML και AI) και σχέδια κρίσιμων για την ασφάλεια/υψηλής αξιοπιστίας. Αυτή η κατηγορία σχεδίων απαιτεί τη χρήση νεότερων μεθοδολογιών όπως HLS ή μετριασμός SEE. Επιπλέον, θέτει προκλήσεις για τον εντοπισμό σφαλμάτων και την επαλήθευση αυτών των μεγάλων σχεδίων.

Ασφαλής και αξιόπιστος σχεδιασμός FPGA

Για σχέδια κρίσιμης σημασίας για την ασφάλεια, το Precision Hi-Rel παρέχει μηχανισμούς ασφαλείας (ανίχνευση, κάλυψη, μετριασμός) για τη μείωση της πιθανότητας εμφάνισης και διάδοσης μαλακών σφαλμάτων λόγω ακτινοβολίας, κραδασμών ή άλλων περιβαλλοντικών συνθηκών.

Μετριάστε το σχέδιό σας

Επιταχύνετε το σχεδιασμό C++/SystemC σε FPGA

Η στενή ενσωμάτωση και η καλύτερη αριθμητική εκτίμηση χειριστή μεταξύ του εργαλείου Catapult και Precision FPGA Synthesis είναι κρίσιμες για την επίτευξη βέλτιστου QoR και γρηγορότερου χρόνου για το κλείσιμο σχεδιασμού για σχέδια C++/SystemC.

Εκτοξεύστε το σχέδιο FPGA σας

Είναι η προσομοίωση επιπέδου πύλης πολύ αργή;

Η ενσωμάτωση μεταξύ του FormalPro και του εργαλείου Precision FPGA Synthesis εξασφαλίζει ταχύτερη επαλήθευση τάξεων μεγέθους της συνθετικής netlist επιπέδου πύλης έναντι χρυσών σχεδίων RTL με πολύπλοκα DSP και RAM.

Επαλήθευση χρησιμοποιώντας το LEC

Σύνθεση FPGA

Ακρίβεια

Το Precision Synthesis προσφέρει αποτελέσματα υψηλής ποιότητας, μοναδικά χαρακτηριστικά στον κλάδο και ενσωμάτωση σε όλη τη ροή FPGA της Siemens EDA - την πιο ολοκληρωμένη λύση FPGA ανεξάρτητη από προμηθευτή της βιομηχανίας.

Catapult High-Level Synthesis and Verification

HLS & Επαλήθευση

Καταπέλτης

Κορυφαία στον κλάδο C++/SystemC Σύνθεση υψηλού επιπέδου με εκτίμηση/βελτιστοποίηση χαμηλής ισχύος. Ο έλεγχος σχεδιασμού, ο κώδικας και η επαλήθευση λειτουργικής κάλυψης καθώς και η επίσημη καθιστούν το HLS κάτι περισσότερο από απλό «C-to-RTL».

Ένας επίσημος άντρας με κοστούμι και γραβάτα στέκεται μπροστά από ένα λευκό φόντο με μαύρο περίγραμμα.

Κάλυψη επαλήθευσης ισοδυναμίας

ΦόρμαλΠρο

Χρησιμοποιεί στατικές επίσημες τεχνικές επαλήθευσης για να αποδείξει ότι ο σχεδιασμός είναι λειτουργικά πανομοιότυπος με τη χρυσή αναφορά του. Τα σχέδια που διαρκούν ημέρες ή εβδομάδες μπορούν να επαληθευτούν σε ώρες ή και λεπτά χρησιμοποιώντας το FormalPro.

Κοντινό πλάνο ενός τσιπ υπολογιστή σε πλακέτα κυκλώματος με ψηφιακά γραφικά επικάλυψης

Έξυπνη λύση επαλήθευσης

Questa One

Η έξυπνη λύση επαλήθευσης Questa One προσφέρει εργαλεία επαλήθευσης με τεχνητή νοημοσύνη, πρωτοποριακό έξυπνο αυτοματισμό για να ξεπεράσει τους παραδοσιακούς περιορισμούς και να ενδυναμώσει τις ομάδες με απαράμιλλη ταχύτητα, αποτελεσματικότητα και επεκτασιμότητα

Ένα άτομο που φοράει ένα μπλε πουκάμισο και ένα λευκό καπέλο στέκεται μπροστά από έναν λευκό τοίχο.

Οπτικοποίηση σύνθετου σχεδιασμού RTL

HDL Designer

Το HDL Designer συνδυάζει δυνατότητες βαθιάς ανάλυσης, προηγμένους επεξεργαστές δημιουργίας και πλήρη διαχείριση ροής έργου, που αυξάνει την παραγωγικότητα και επιτρέπει μια επαναλαμβανόμενη, προβλέψιμη διαδικασία σχεδιασμού.

Ένα άτομο που φοράει ένα μπλε πουκάμισο και ένα λευκό καπέλο στέκεται μπροστά από ένα λευκό φόντο με λογότυπο και κείμενο.

Βελτιστοποιήστε I/O FPGA/PCB

Συν-σχεδιασμός FPGA/PCB

Εξαλείψτε τα εμπόδια μεταξύ οργανισμών σχεδιασμού FPGA και PCB, επιτρέποντας ταυτόχρονες διαδικασίες σχεδιασμού με μεγαλύτερη ακρίβεια και ταχύτητα. Βελτιστοποιήστε το FPGA I/O στο πλαίσιο της διάταξης PCB.