Εκδηλώσεις σύνθεσης και επαλήθευσης υψηλού επιπέδου Catapult

RISC-V: Προσαρμόστε επεξεργαστές για απόδοση/αποδοτικότητα. Μάθετε το HLS για να δημιουργήσετε και να ενσωματώσετε έναν συνεπεξεργαστή συμπερασμάτων λέξεων αφύπνισης, συγκρίνοντας την ισχύ, την απόδοση και τα κέρδη περιοχής σε αυτό το εργαστήριο.

Το Edge AI χρειάζεται απόδοση ενέργειας και απόδοση. Ισορροπία με προσαρμοσμένο υλικό! Μάθετε πώς το HLS μεταβαίνει από την Python στο εξατομικευμένο υλικό. Δημιουργήστε έναν επιταχυντή τεχνητής νοημοσύνης για συμπεράσματα από την αφύπνιση και μετρήστε τα κέρδη ισχύος/απόδοσης HLS.

Ανακαλύψτε πώς οι σχεδιαστές ηλεκτρονικών μπορούν να χρησιμοποιήσουν το HLS για να αναπτύξουν προσαρμοσμένους επιταχυντές. Προσαρμόζοντας τον επιταχυντή σε συγκεκριμένα συμπεράσματα, μπορεί να ξεπεράσει τις τρέχουσες GPU/TPU, προσφέροντας μειωμένη κατανάλωση ενέργειας.

Ελάτε μαζί μας στο Μόναχο, όπου οι τεχνικές συνεδρίες που παραδίδονται από ομοτίμους θα μοιραστούν σε ένα ευρύ φάσμα θεμάτων, ώστε να μπορείτε να εξερευνήσετε νέες έννοιες ή να βουτήξετε βαθιά στον βασικό τομέα εξειδίκευσής σας.

Ελάτε μαζί μας στην εκδήλωσή μας στη Βόρεια Αμερική, το οποίο είναι ένα ειδικό περιβάλλον για την ανταλλαγή ιδεών, πληροφοριών και βέλτιστων πρακτικών που σας επιτρέπουν να ηγηθείτε στο ρόλο σας και να επιτύχετε επιτυχία με τους πελάτες σας.

Αυτή η ομιλία θα περιγράψει τον τρόπο χρήσης της σύνθεσης υψηλού επιπέδου (HLS) για την ανάπτυξη προσαρμοσμένων επιταχυντών AI, που στοχεύουν στην τεχνολογία ASIC ή FPGA. Μάθετε πώς μπορείτε πρακτικά να αναπτύξετε συμπεράσματα τεχνητής νοημοσύνης στα συστήματα αιχμής σας.

Τα ενσωματωμένα συστήματα απαιτούν περισσότερη υπολογιστική ισχύ από ό, τι μπορούν να παρέχουν οι επεξεργαστές. Οι επιταχυντές υλικού προσφέρουν μια λύση. Αυτή η συνεδρία διερευνά το HLS, μετατρέποντας το C ++ σε RTL για ASIC/FPGA, με παραδείγματα πραγματικού κόσμου στην επεξεργασία ML και εικόνας.

Αυτό το εργαστήριο θα καλύψει τη σύνθεση υψηλού επιπέδου και τα οφέλη της στην παραγωγή επιταχυντών υλικού γρήγορα και με ακρίβεια. Θα καλύψουμε τον σχεδιασμό βήμα προς βήμα και την επαλήθευση του αλγορίθμου Wakeword χρησιμοποιώντας το HLS.

Εξερευνήστε την αρχιτεκτονική και τη μικροαρχιτεκτονική SoftMax για να εξισορροπήσετε την απόδοση, την περιοχή, τους πόρους για συμπεράσματα αιχμής. Ανακαλύψτε ευέλικτες ροές εργασίας σχεδιασμού FPGA για να συμβαδίζετε με τους εξελισσόμενους αλγόριθμους.

Αυτή η πρακτική συνεδρία θα σας εισαγάγει στη Σύνθεση Υψηλού Επιπέδου, μια τεχνολογία που μετατρέπει μια συνάρτηση C ++ σε εφαρμογή υλικού. Θα δημιουργήσετε έναν συνεπεξεργαστή RISC-V και θα τον ενσωματώσετε σε ένα σχέδιο Rocket Core.

Ανακαλύψτε τη σύνθεση υψηλού επιπέδου και τα οφέλη της στην γρήγορη και ακριβή παραγωγή επιταχυντών υλικού. Θα καλύψουμε τον σχεδιασμό βήμα προς βήμα και την επαλήθευση του αλγορίθμου Wake Word χρησιμοποιώντας το HLS.

Ελάτε μαζί μας για να εξερευνήσετε τις δυνατότητες του EDA AI και να δείτε τι επιφυλάσσει το μέλλον. Θα συζητήσουμε το μεγάλο όραμα της ύπαρξης μιας ειδικά σχεδιασμένης κεντρικής πλατφόρμας EDA AI.

Αυτό το εργαστήριο θα καλύψει τη σύνθεση υψηλού επιπέδου και τα οφέλη της στην παραγωγή επιταχυντών υλικού γρήγορα και με ακρίβεια. Θα καλύψουμε τον σχεδιασμό βήμα προς βήμα και την επαλήθευση του αλγορίθμου Wakeword χρησιμοποιώντας το HLS.

Αποκτήστε πολύτιμες πληροφορίες σχετικά με τις προκλήσεις και τις λύσεις ανάπτυξης ML σε υλικό. Κατανοήστε πώς τα HLS και hls4ml βελτιστοποιούν την ανάπτυξη επιταχυντών υλικού που βασίζονται σε νευρωνικά δίκτυα και είναι θεμελιώδους σημασίας για το μέλλον της βιομηχανίας.

Το User2User είναι η ευκαιρία σας να μάθετε, να αναπτυχθείτε και να συνδεθείτε με συναδέλφους τεχνικούς εμπειρογνώμονες που σχεδιάζουν προϊόντα αιχμής χρησιμοποιώντας εργαλεία Siemens EDA.

Μάθετε πώς να χρησιμοποιείτε το HLS για να μετατρέψετε C ++ σε RTL για ASIC/FPGA, ενεργοποιώντας προσαρμοσμένους επιταχυντές. Η συνεδρία καλύπτει βέλτιστες πρακτικές HLS και παραδείγματα πραγματικού κόσμου στην επεξεργασία ML και εικόνας για ενσωματωμένα συστήματα.

Εξερευνήστε τη σύνθεση υψηλού επιπέδου για γρήγορη, ακριβή δημιουργία επιταχυντή υλικού. Θα καλύψουμε το σχεδιασμό και την επαλήθευση RTL με τον αλγόριθμο Wakeword και θα παρουσιάσουμε το Catapult AI NN, επεκτείνοντας το HLS σε Python για ταχύτερη ανάπτυξη AI HW.

Ελάτε μαζί μας στο DVCon US: παρακολουθήστε τα σύντομα εργαστήρια μας, μεσημεριανό γεύμα, έγγραφα, και συνεδρίες αφίσας. Επισκεφθείτε μας στο περίπτερο 301 για να μάθετε πώς η Siemens μπορεί να σας βοηθήσει να σχεδιάσετε ένα πιο έξυπνο μέλλον γρηγορότερα.

Επισκεφθείτε τη Siemens EDA για να εστιάσετε σε πρακτικές εφαρμογές γλωσσών, εργαλείων, μεθοδολογιών και προτύπων για το σχεδιασμό και την επαλήθευση ηλεκτρονικών συστημάτων και ολοκληρωμένων κυκλωμάτων για τη βελτίωση των δικών σας ροών.

Επισκεφθείτε τη Siemens EDA για να εστιάσετε σε πρακτικές εφαρμογές γλωσσών, εργαλείων, μεθοδολογιών και προτύπων για το σχεδιασμό και την επαλήθευση ηλεκτρονικών συστημάτων και ολοκληρωμένων κυκλωμάτων για τη βελτίωση των δικών σας ροών.

Ελάτε να δείτε την κεντρική ομιλία του Ankur Gupta: Πώς η τεχνητή νοημοσύνη επαναπροσδιορίζει το σχεδιασμό ημιαγωγών για το Edge
Τρίτη 10 Σεπτεμβρίου στις 11:15 π.μ.

Επισκεφθείτε τη Siemens EDA για να εστιάσετε σε πρακτικές εφαρμογές γλωσσών, εργαλείων, μεθοδολογιών και προτύπων για το σχεδιασμό και την επαλήθευση ηλεκτρονικών συστημάτων και ολοκληρωμένων κυκλωμάτων για τη βελτίωση των δικών σας ροών.

Επισκεφθείτε τη Siemens EDA για να εστιάσετε σε πρακτικές εφαρμογές γλωσσών, εργαλείων, μεθοδολογιών και προτύπων για το σχεδιασμό και την επαλήθευση ηλεκτρονικών συστημάτων και ολοκληρωμένων κυκλωμάτων για τη βελτίωση των δικών σας ροών.

Αυτή η ομιλία θα δείξει πώς μπορεί να χρησιμοποιηθεί το HLS για τη γρήγορη δημιουργία και αξιολόγηση πολλαπλών υλοποιήσεων RTL για έναν επιταχυντή AI από μια ενιαία αλγοριθμική περιγραφή.

Επισκεφθείτε τους ειδικούς της Siemens για τον αυτοματισμό ηλεκτρονικού σχεδιασμού (EDA) στο DAC 2024, 23-27 Ιουνίου 2024, στο Σαν Φρανσίσκο της Καλιφόρνια.

Η ζήτηση για υπολογιστική ισχύ σε ενσωματωμένα συστήματα συνεχίζει να αυξάνεται. Η μετακίνηση λειτουργιών σε επιταχυντές HW είναι ζωτικής σημασίας. Το HLS αυτοματοποιείται μετατρέποντας συναρτήσεις C ++ σε περιγραφές HW για ASIC ή FPGA, ενισχύοντας την αποτελεσματικότητα σε IP και ML.

Παρακολουθήστε το ενημερωτικό σεμινάριο, το γεύμα, τα εργαστήρια, τις εργασίες και τις συνεδρίες αφίσας και επισκεφθείτε το εκθεσιακό μας περίπτερο για να μάθετε πώς η Siemens μπορεί να σας βοηθήσει να σχεδιάσετε ένα πιο έξυπνο μέλλον γρηγορότερα.

Θα δείξουμε πώς μπορεί να χρησιμοποιηθεί το HLS για τη μετεγκατάσταση συγκεκριμένων λειτουργιών από τη στοίβα 5G L1 από SW σε HW. Το HLS μπορεί να επιτρέψει πρακτικές αναπτύξεις 5G που διαφορετικά δεν θα ήταν δυνατές.

Αυτή η πρακτική τάξη θα έχει τους συμμετέχοντες να αναπτύξουν έναν επιταχυντή συμπερασμάτων χρησιμοποιώντας το HLS. Οι συμμετέχοντες θα κατανοήσουν πώς να δημιουργήσουν έναν εξατομικευμένο επιταχυντή συμπερασμάτων και τα οφέλη που μπορεί να αποφέρει σε ένα ενσωματωμένο σύστημα.

Ανακαλύψτε απαράμιλλη ορατότητα και πληροφορίες σχετικά με τη σύνθετη λειτουργική συμπεριφορά του AI SoC από την ομάδα Tessent Embedded Analytics στο AIHW, καθώς και μάθετε για την αξιοποίηση της δύναμης της αρχιτεκτονικής RISC-V για σχέδια βασισμένα σε ASIC και FPGA.

Το Catapult και το PowerPro είχαν αρκετές συνεδρίες φέτος στο DAC με μια συνεδρία από τη NVIDIA και μια άλλη από την Telechips. Χρησιμοποιήστε τους παρακάτω συνδέσμους κατά παραγγελία για να δείτε τις παρουσιάσεις μας στο περίπτερο.

Η C.E.A. παρουσιάζει μια μεθοδολογία που γεφυρώνει το πλαίσιο DL ανοιχτού κώδικα N2D2 και το Catapult HLS για να βοηθήσει στη μείωση της διαδικασίας σχεδιασμού των επιταχυντών υλικού, καθιστώντας δυνατή την παρακολούθηση των νέων αλγορίθμων τεχνητής νοημοσύνης.

Η Telechips σχεδίασε το κύριο IP AXI4 που πληροί τις πλήρεις προδιαγραφές AXI4 χρησιμοποιώντας C ++ HLS, παρέχοντας πρόσβαση τύπου λογισμικού σε μπλοκ DMA, επιτυγχάνοντας παράλληλα υψηλή απόδοση χρησιμοποιώντας πολλαπλά εξαιρετικά και ριπά.

Διαχείριση της πολυπλοκότητας μιας εφαρμογής κωδικοποιητή HEVC (Kvazaar) στο FPGA με Catapult HLS

Ο Δρ Panu Sjövall θα ρίξει φως στο πώς μπόρεσαν να εφαρμόσουν τον ενσωματωμένο ενδοκωδικοποιητή HEVC σε πραγματικό χρόνο στο HW με το Catapult HLS.

Αυτό το διαδικτυακό σεμινάριο εισάγει μια απλή και ισχυρή μεθοδολογία κβαντισμού βασισμένη στην ανάλυση εύρους τιμών.

Η σύνθεση υψηλού επιπέδου ήταν ένα αρκετά καυτό θέμα στο U2U στη Βόρεια Αμερική και την Ευρώπη. Δείτε όλες τις συνεδρίες U2U του 2023.

Σε επίπεδο IP, ένας ISP δημιουργήθηκε μέσα σε ένα χρόνο χρησιμοποιώντας το Catapult, μια εργασία που θα ήταν αδύνατη χρησιμοποιώντας το παραδοσιακό RTL. Για να μειώσουμε την εξάρτηση από την εμπειρία του σχεδιαστή, εισαγάγαμε ένα εργαλείο DSE με τη βοήθεια AI.

Μάθετε περισσότερα σχετικά με το διαδικτυακό σεμινάριο «Αρχιτεκτονικές βελτιώσεις για χαμηλή κατανάλωση και λειτουργική ασφάλεια των επιταχυντών ροής δεδομένων CNN που χρησιμοποιούν HLS».

Μάθετε πώς το C ++ και το SystemC/Matchlib HLS είναι κάτι περισσότερο από απλή μετατροπή του SystemC σε RTL. Θα καλύψουμε την επιλογή γλώσσας, την εξερεύνηση αρχιτεκτονικής, την εκτίμηση ισχύος και τη βελτιστοποίηση που όλα λειτουργούν για την παροχή ανταγωνιστικού RTL γρήγορα και φθηνά.

Ροή σχεδίασης που περιλαμβάνει συν-σχεδιασμό HW/SW και HLS που επιτρέπει στους προγραμματιστές να μετεγείρουν λειτουργίες εντατικής έντασης υπολογισμού από λογισμικό που εκτελείται σε ενσωματωμένο επεξεργαστή σε επιταχυντή βασισμένο σε HW ως περιφερειακό που βασίζεται σε χαλαρά συζευγμένο δίαυλο.

Μάθετε πώς μπορείτε να χρησιμοποιήσετε τη σύνθεση υψηλού επιπέδου για να μεταβείτε από την Python σε συνθετήσιμο RTL για να αναπτύξετε έναν προσαρμοσμένο επιταχυντή AI γρηγορότερα και ευκολότερα από ό, τι νομίζατε δυνατό.

Ο Cornell εισάγει το HisParse: επιταχυντής στον πολλαπλασιασμό πυκνού διανύσματος αραιάς μήτρας. Χρησιμοποιώντας τόσο την εφαρμογή όσο και την προσομοίωση HLS, οι αραιοί επιταχυντές τους παρέχουν πολλά υποσχόμενη επιτάχυνση με αυξημένο εύρος ζώνης και ενεργειακή απόδοση.

Το FNAL δείχνει ότι ένα μοντέλο αυτόματου κωδικοποιητή NN μπορεί να εφαρμοστεί σε ένα ASIC ανθεκτικό στην ακτινοβολία για την εκτέλεση συμπίεσης δεδομένων με απώλειες. Αυτό ανακουφίζει το πρόβλημα μετάδοσης δεδομένων διατηρώντας παράλληλα τις κρίσιμες πληροφορίες του ενεργειακού προφίλ ανιχνευτή.

Τα πρότυπα 5G ανοίγουν τον κόσμο της ανάπτυξης υλικού σε όποιον μπορεί να κατασκευάσει τα καλύτερα, οικονομικά αποδοτικά προϊόντα. Οι Catapult, Questa και Veloce επιτρέπουν ολοκληρωμένες, αξιόπιστες λύσεις σχεδιασμού και επαλήθευσης για το σχεδιασμό συστημάτων 5G.

本 ウ ビ ナ ー、特 別 招 待 講 演。

Σε αυτό το διαδικτυακό σεμινάριο, θα μοιραστούμε αυτό το νέο μοντέλο σχεδιασμού υλικού βάσει δεδομένων που παράγει δραματικά καλύτερο υλικό και λογισμικό - αυστηρά βελτιστοποιημένο για συγκεκριμένες εφαρμογές.

Αυτό το σεμινάριο θα δείξει τον μετασχηματισμό αλγορίθμου HLS σε ένα παράδειγμα αλγορίθμου από πλήρη εφαρμογή λογισμικού σε υψηλή απόδοση, αποτελεσματική εφαρμογή με συνδυασμό στοιχείων υλικού και λογισμικού.

Επισκόπηση του τι είναι το HLS και πώς μπορεί να χρησιμοποιηθεί για τη δημιουργία επιταχυντών συγκεκριμένων εφαρμογών. Θα δείξει πώς αυτοί οι επιταχυντές μπορούν να ενσωματωθούν σε ένα σύστημα που βασίζεται σε επεξεργαστή από άποψη υλικού και λογισμικού.

Το HLS καθιστά δυνατό έναν πραγματικό συν-σχεδιασμό HW/SW επιτρέποντας ακριβή διαμέριση

εξερεύνηση και ανταλλαγή λειτουργιών μεταξύ επιταχυντή SW και HW σε

βελτιστοποιήστε την κυκλοφορία διαύλων, τη χρήση μνήμης και το φορτίο επεξεργαστή.

Η υιοθέτηση του HLS για το σχεδιασμό τσιπ καθοδηγείται από την αύξηση της πολυπλοκότητας σχεδιασμού και επαλήθευσης και του χρόνου έως τις πιέσεις της αγοράς. Το HLS επιτρέπει στους σχεδιαστές να μεταφέρουν τα τσιπ τους στην αγορά γρηγορότερα μειώνοντας τη συνολική ροή σχεδιασμού και επαλήθευσης.

Αυτή η ομιλία θα διερευνήσει πώς μπορεί να χρησιμοποιηθεί το HLS για την παροχή των δεδομένων που απαιτούνται για τη λήψη κρίσιμων αποφάσεων αντιστάθμισης σχεδιασμού και θα καλύψει πώς το HLS μπορεί να επιτρέψει την επαλήθευση συστήματος σε μια ροή MBSE, και πώς το HLS μπορεί να μετριάσει τους κινδύνους της εφοδιαστικής αλυσίδας.

Για να κατανοήσουμε ποια ροή του Catapult HLS ταιριάζει καλύτερα στις ανάγκες μας στο JPL-NASA, εφαρμόσαμε τον πυρήνα επεξεργασίας εικόνας Harris Corner Detector τόσο στο μη χρονομετρημένο C ++ όσο και στο χρονομετρημένο SystemC. Θα παρουσιαστούν τα διδάγματα που αντλήθηκαν από κάθε ροή.

Αυτό το σεμινάριο θα προσεγγίσει το ζήτημα της ποιότητας του σχεδιασμού από μια μοναδική προοπτική.

Αυτό το εργαστήριο θα δείξει το παράδειγμα σχεδιασμού που εκτελείται σε διαφορετικά επίπεδα αφαίρεσης, διερευνώντας τους διαφορετικούς στόχους επαλήθευσης που μπορούν να επιτευχθούν σε κάθε στάδιο της διαδικασίας σχεδιασμού.

Το Χάρβαρντ ρίχνει φως στην ευέλικτη μεθοδολογία συν-σχεδιασμού και επαλήθευσης αλγορίθμης-υλικού που υποστηρίζεται από τη Σύνθεση Υψηλού Επιπέδου, η οποία τους επέτρεψε να μειώσουν τις προσπάθειες σχεδιασμού VLSI front-end κατά τάξεις μεγέθους.

Αυτή η συνεδρία θα δείξει πώς να δημιουργήσετε διαφορετικούς τύπους επιταχυντών χρησιμοποιώντας HLS και πώς να τα ενσωματώσετε σε σχέδια επεξεργαστών RISC-V. Ο αλγόριθμος συμπερασμάτων AI και ένας αλγόριθμος κρυπτογράφησης θα χρησιμοποιηθούν ως παραδείγματα.

Η ανάπτυξη ενός αλγορίθμου σε υλικό απαιτεί κατανόηση του αλγορίθμου και των εξαρτήσεων δεδομένων του. Θα περιγράψουμε έναν αυτοματοποιημένο τρόπο για να αποκτήσετε αυτές τις πληροφορίες από μια περιγραφή C ++ με μια αυτοματοποιημένη διαδρομή προς το RTL μέσω του HLS.

Η ανάπτυξη ενός αλγορίθμου σε υλικό απαιτεί κατανόηση του αλγορίθμου και των εξαρτήσεων δεδομένων του. Θα περιγράψουμε έναν αυτοματοποιημένο τρόπο για να αποκτήσετε αυτές τις πληροφορίες από μια περιγραφή C ++ με μια αυτοματοποιημένη διαδρομή προς το RTL μέσω του HLS.

Αυτό το διαδικτυακό σεμινάριο δείχνει πώς μπορεί κανείς να επιτύχει ολοκληρωμένη επαλήθευση γρηγορότερα σε υψηλότερο επίπεδο αφαίρεσης, αλλά εξακολουθεί να εφαρμόζει γνωστές και αξιόπιστες τεχνικές επαλήθευσης RTL.

Η παρουσίαση θα δώσει μια τεχνική επισκόπηση υψηλού επιπέδου της πλατφόρμας Catapult HLS που μπορείτε να χρησιμοποιήσετε στα μελλοντικά σας έργα για να επιταχύνετε τη διαδικασία ανάπτυξής σας.

Σε αυτήν τη στρογγυλή τράπεζα, θα συζητήσουμε μερικές ενδιαφέρουσες προσεγγίσεις του HW/SW codesign και τα πλεονεκτήματα και τα μειονεκτήματα αυτών των προσεγγίσεων. Φιλοξενείται από τους Anoop Saha και Russell Klein από τη Siemens και μαζί με τον Thierry Tambe από το Πανεπιστήμιο του Χάρβαρντ.

Αυτή η ομιλία θα επικεντρωθεί στο πυρίτιο για την άκρη και τις επιλογές σχεδιασμού που βοηθούν στην ανάπτυξη ισχυρών αλγορίθμων μηχανικής μάθησης σε μικροσκοπικό χαμηλό ενεργειακά αποδοτικό υλικό.

Η τεχνητή νοημοσύνη είναι έτοιμη να γίνει πανταχού παρούσα στα ενσωματωμένα συστήματα. Μάθετε πώς η εξαγωγή συμπερασμάτων μπορεί να αναπτυχθεί αποτελεσματικά σε συσκευές χαμηλής ισχύος, υπολογιστικά περιορισμένων, χωρίς να χρειάζεται να έχετε μαζί σας ένα πολύ μακρύ καλώδιο επέκτασης.

Κεντρική ομιλία που καλύπτει τεχνολογίες γενικής εφαρμογής - από το HLS έως τον προγραμματισμό λογισμικού υλικού, καλύπτοντας το παρελθόν, το παρόν και το μέλλον της διαδικασίας σχεδιασμού πυριτίου, τις διαταραχές και τις τελευταίες τεχνολογικές τάσεις.