Überprüfen Sie formell die Richtigkeit von handgeschriebenen RTL- und High-Level-Modellen in C++ oder SystemC mithilfe der sequentiellen Logik-Äquivalenzprüfung. Selbst bei Unterschieden in Sprache, Timing und Benutzeroberflächen verifiziert das SLEC-System die manuelle RTL mit C++/SystemC, um die Äquivalenz zwischen C++ und RTL nachzuweisen.
Wenn Designer allgemeine Beschreibungen in RTL verschieben oder Leistungsoptimierungen auf RTL vornehmen, müssen sie wissen, ob das Ergebnis funktionell dem Original entspricht. Die SLEC-Engines bieten Lösungen für die manuelle, High-Level-Synthese (Katapult-generiert) und leistungsoptimierte RTL-Äquivalenzprüfung.
In Kombination mit einer Reihe erstklassiger Engines ermöglicht dieser leistungsstarke Verifizierungsansatz Bug-Hunting-, Bounded-Check- und Full-Proof-Strategien. SLEC wurde entwickelt, um die typische simulationsgestützte Verifizierung zu ergänzen, und es ist in Debug-Tools wie Siemens EDA Visualizer integriert, um Fälschungen zu verstehen.
Für die schwierigsten manuellen formalen Verifizierungsherausforderungen mit komplexen Implementierungen in handcodiertem RTL. Das SLEC-System bietet Funktionen, die formale Proof-of-Design-Blöcke ermöglichen, die so anspruchsvoll sind wie Gleitkommamultiplikation mit doppelter Genauigkeit, Multi-Addieren und andere Probleme, die in RTL einfach nicht erschöpfend simuliert werden können.
Die On-Demand-Schulungsbibliothek Catapult High-Level Synthesis (HLS) enthält eine Reihe von Lernpfaden mit Modulen zur Einführung von Ingenieuren in HLS und Verifikation auf hoher Ebene.
Eine Gruppe, um die Feinheiten des Entwurfs und der Verifizierung mit den EDA HLS- und HLV-Tools von Siemens zu besprechen. Nehmen Sie an der Diskussion über neue Themen, Features, Inhalte und technische Experten teil.
Ein kostenloser und offener Satz von Bibliotheken, implementiert in Standard-C++ für bitgenaues Hardware- und Softwaredesign. Es ist eine offene Community für den Austausch von Wissen und geistigem Eigentum für HLS, die genutzt werden kann, um sowohl die Forschung als auch das Design zu beschleunigen.
Blog über Entwurfs- und Verifikationsmethoden und -techniken der nächsten Generation auf hoher Ebene (HLS).
Greifen Sie auf ausführliche Dokumentation, Veröffentlichungen, Ressourcen und mehr zu.
Wir helfen Ihnen dabei, maximale geschäftliche Auswirkungen zu erzielen, indem wir komplexe Technologie- und Unternehmensherausforderungen mit einer einzigartigen Mischung aus Entwicklungs- und Designerfahrung und Methodenkompetenz angehen.