Tessent Streaming Scan-netværk
Tessent Streaming Scan Network pakker testdata for dramatisk at reducere DFT-implementeringsindsatsen og reducere produktionstestomkostningerne. Ved at afkoble DFT-krav på kerneniveau og chip-niveau kan hver kerne designes med den mest optimale kompressionskonfiguration til den kerne.
Hvorfor Tessent Streaming Scan Network?
Tessent Streaming Scan Network leverer løftet om ægte hierarkisk plug-n-play DFT. Ved at afkoble DFT-konfiguration på kerneniveau fra DFT-ressourcer på chipniveau reduceres DFT-planlægnings- og implementeringsindsatsen dramatisk, samtidig med at produktionstestomkostningerne reduceres.
Fremskynd markedsføringstiden
Opnå en 10x produktivitetsgevinst ved hjælp af forenklet planlægning på chip-niveau. Ved at afkoble DFT på kerne- og chip-niveau kan komprimering på kerneniveau optimeres uden at overveje andre kerner eller ressourcer på chip-niveau.
Lavere testomkostninger
Ved at kombinere automatisk båndbreddeindstilling og lokal generering af DFT-signaler elimineres hvidrum i mønsteret praktisk talt.
Reducer effektprofilen med op til 90%
SSN giver en jævnere effektprofil ved hjælp af forskudte skift/fangsture og bedre samtidighed. Samtidige kerner, der skal testes, kan vælges programmatisk snarere end under design uden at påvirke routing på chip-niveau.
Hvordan SSN fremskynder tiden til markedet
En traditionel hierarkisk scanningstesttilgang har specifikke udfordringer, som kan forbedres drastisk ved hjælp af en pakketiseret testleveringsmekanisme. Tessent Streaming Scan Network (SSN) reducerer DFT-planlægningen og implementeringsindsatsen op til 5x ved hjælp af pakketiseret testlevering. Se hvad Pete Orlando har at sige om de seneste nyheder om Tessent SSN.
Brug af Veloce DFT-app til hurtigt at accelerere kvaliteten
Robert Serphillips, DFT/Fault Product Manager, diskuterer, hvordan brug af Veloce DFT-appen hurtigt kan fremskynde kvaliteten og sænke testomkostningerne.
Med Tessent Streaming Scan Network-teknologi er vi i stand til at tilbyde vores kunder en skalerbar testadgangsløsning, der er ideel til nutidens og morgendagens avancerede IC-design. SSN reducerer betydeligt den indsats, der er nødvendig for at gøre komplekse designs meget testbare.