Stimulusfri verifikation

En fuldautomatisk formel problemjagt-app, der finder dybt skjulte problemer på grund af almindelige RTL-kodningsfejl, Questa Inspect gør det muligt at fjerne en lang række problemer uden en testbænk.

Den Questa Check Connect app er en fuldautomatisk løsning til udtømmende verifikation af statisk og dynamisk forbindelse uden at kræve kendskab til formelle eller ejendomsspecifikationssprog.

Questa Increase Coverage er en automatisk formel løsning til hurtigere lukning af kodedækning, der adresserer en ubestridelig kendsgerning om verifikation: en del af den afdækkede kode forbliver altid.

Questa Formal VIP AMBA & OnChip Libraries forbedrer kvaliteten og reducerer tidsplaner ved at opbygge protokol- og metodeekspertise i pakker med genanvendelige påstande, der understøtter populære branchestandardgrænseflader.

Questa Verify Property opdager udtømmende eventuelle designfejl, der kan opstå, uden at der er behov for specifik stimulans til at opdage problemet. Dette sikrer, at det verificerede design er problemfrit i alle juridiske inputscenarier.

Den Questa Check Register app automatiserer udtømmende verifikation af kontrol- og statusregisteradfærd mod CSV- eller IP-XACT-registerspecifikation.

Den Questa Verify Secure app er en fuldautomatisk løsning til udtømmende kontrol af, at kun de stier, du angiver, kan nå sikkerheds- eller sikkerhedskritiske lagerelementer.

Questa Equivalent RTL sammenligner automatisk specifikation RTL og implementering RTL-kodeblokke ved hjælp af udtømmende formel analyse. Der kræves ingen kendskab til formelle sprog eller ejendomsspecifikationssprog.

Questa Check X er en automatiseret applikation, der udtømmende udrydder 'X' problemer på RTL-niveau uden en testbænk.

Siemens Questa Equivalent FPGA løsningen sikrer, at FPGA-implementeringsstrømme, såsom syntese og place-and-route optimeringer, ikke indfører funktionelle fejl.

Questa GapFree optimerer kvaliteten af digitale designs ved at bevise al funktionalitet for alle input, hvilket fører til hidtil usete lave problemflugthastigheder.

Designverifikation på højt niveau med Questa HL-SYC-udvidelse hjælper med at eliminere problemer før syntese ved at starte verifikation tidligere i flowet.

Questa Verify Trust anvender automatiseret analyse til at opdage og rapportere sårbarhedsproblemer vedrørende sikkerhed.

Sikrer, at RISC-V-design overholder ISA og funktionelle forudsætninger, hvilket fremskynder verifikationen ved at eliminere behovet for oprettelse af testbænk.

Den Questa FPU applikationen minimerer verificeringsarbejdsbyrden betydeligt, hvilket sikrer nøjagtig justering af flytpunktsimplementeringer med de ønskede resultater.

Den Questa Analyze Fault applikationen er en løsning baseret på Questa formel teknologi, som analyserer fejl ved at injicere dem og formelt kontrollere deres resultat for hardwaresikkerhed og -sikkerhed.

Analyze Architecture er en banebrydende løsning, der giver en bruger mulighed for at verificere store hardwaresystemer, om de overholder den specificerede arkitektur.

Questa Post Silicon Debug-appen udnytter formel analyse og egenskabssyntese til hurtigt at rodløse problemer i logik dybt inde i en SoC og bevise, at rettelser ikke vil bryde noget andet.