Clock Analyzer er et klokkelogisk visualiserings-, analyse- og verifikationsværktøj. Brugt i pre-CTS-klokkeanalyse og post-CTS-urtræverifikation hjælper det designere med at forstå urudbredelse og topologi og flette punkter for at debugge urtræproblemer, skævgrupper og eventuelle tilstandskonflikter.
Clock Analyzer genererer et detaljeret visuelt diagram over klokkearkitektur, urlogik, urtopologien og bølgeformer, hvilket hjælper forståelsen af urudbredelse på tværs af SOC og evnen til at forenkle klokkediagrammet for nem læsbarhed. Designere kan udforske klokkelogikken ved bestemmelse af urinteraktioner, undtagelser fra urtræer, skævgrupper, tilstandskonflikter eller anden sådan information.
Clock Analyzer hjælper RTL- og implementeringsingeniører med urdesign for at minimere fejlfindingstiden i forståelsen af urnetværkstopologien. Implementeringsingeniører kan definere CTS-tidsbegrænsninger for at eliminere CTS-iterationer.
Giver mulighed for at kontrollere CTS-implementeringen på tværs af strømdomæner, balanceringsproblemer, DRC'er, urtræundtagelser, tilstandskonflikter og validering af eventuelle SDC'er, der er knyttet til CTS.
Ved at analysere urnetværksgrenene er Clock Analyzer i stand til at bestemme og optimere skæv gruppering af uafhængige grene af urnetværk for at reducere område, strøm samt overbelastning af urnetværk.