Skip to main content
Denne side vises ved hjælp af automatiseret oversættelse. Vil du have den vist på engelsk i stedet?
C++/SystemC/RTL Formel

SLEC System

Bekræft formelt rigtigheden af håndskrevne RTL vs High-Level-modeller i C ++ eller SystemC ved hjælp af sekventiel logisk ækvivalenskontrol. Selv med forskelle i sprog, timing og grænseflader verificerer SLEC-System manuel RTL med C++/SystemC, der beviser ækvivalens mellem C ++ og RTL.

NØGLEFUNKTIONER

Formel verifikation af C++/SystemC/RTL

Når designere flytter beskrivelser på højt niveau til RTL eller foretager strømoptimeringer til RTL, skal de vide, om resultatet funktionelt svarer til originalen. SLEC-motorerne leverer løsninger til manuel syntese på højt niveau (katapult-genereret) og effektoptimeret RTL-ækvivalenskontrol.

Sammen med en række af klassens bedste motorer muliggør denne kraftfulde verifikationsmetode fejljagt, begrænset kontrol og fuldsikrede strategier. SLEC er designet til at supplere typisk simuleringsbaseret verifikation, og det er integreret med fejlfindingsværktøjer som Siemens EDA Visualizer til forståelse af forfalskninger.

SLEC system comprehensive formal verification flow depicting solutions

Til de hårdeste manuelle formelle verifikationsudfordringer, der involverer komplekse implementeringer i håndkodet RTL. SLEC-systemet leverer funktioner, der muliggør formelt bevis på designblokke lige så udfordrende som dobbelt præcisionsmultiplikation med flydende punkt, mult-add og andre problemer, der simpelthen ikke kan simuleres udtømmende i RTL.

SLEC-System Sequential Formal Verification flow

Catapult on-demand-træning

Catapult High-Level Synthesis (HLS) on-demand-træningsbiblioteket indeholder et sæt læringsstier med moduler til at introducere ingeniører til HLS og verifikation på højt niveau.

Syntese- og verifikationsgruppe på højt niveau

En gruppe til at diskutere de finere punkter i design og verifikation ved hjælp af Siemens EDA HLS- og HLV-værktøjer. Deltag i diskussionen om nye emner, funktioner, indhold og tekniske eksperter.

HLSLIBs

Et gratis og åbent sæt biblioteker implementeret i standard C ++ til bit-nøjagtigt hardware- og softwaredesign. Det er et åbent samfund for udveksling af viden og IP for HLS, der kan bruges til at fremskynde både forskning og design.

HLS-design- og verifikationsblog

Blog, der dækker næste generations syntese på højt niveau (HLS) design og verifikationsmetoder og teknikker.

Katapultstøtte

Få adgang til detaljeret dokumentation, udgivelser, ressourcer og mere.

EDA-rådgivning

Hjælper dig med at opnå maksimal forretningsmæssig effekt ved at tackle komplekse teknologi- og virksomhedsudfordringer med en unik blanding af udviklings- og designopplevelse og metodeekspertise.