Automatiseret mønsterklassificering, matchning og fejlfinding
Værktøjet Calibre Pattern Matching giver mønsterklassificering, matchning og fejlfinding af signoffkvalitet integreret med Calibre-pakken af verifikationsværktøjer. Drag fordel af hastigheden og nøjagtigheden af mønstertilpasning på tværs af alle Calibre-design- og fremstillingsprocesser.
Integreret i Calibre-platformen
Calibre Pattern Matching-værktøjet fungerer inden for Calibre-platformen for at muliggøre kraftfulde integrerede mønsterbaserede designverifikations- og fremstillingsprocesser. Mønstre supplerer multifunktionel tekstbaseret designregelkontrol, hvilket forenkler komplekse layoutbeskrivelser.
Designerassistance til analoge og digitale strømme
Forenkle komplekse designregler, der kræver flerlags enhedssymmetri med et simpelt opkald til Calibre Pattern Matching-processen. Udnyt kendte gode mønstre for at verificere ingen ændring, hvilket eliminerer langvarig fejlfinding. Kombiner med Calibre sign-off DRC-dæk og Calibre RealTime-grænseflader for at strømline verifikation i alle større P&R- og designmiljøer.
Understøtter større støberieres avancerede verifikationsstrømme
Calibre Pattern Matching-teknologi understøtter avancerede verifikationsstrømme på alle større støberier. Calibre-mønsterbehandling forbedrer mange støberiapplikationer, lige fra at markere kendte udbytteskritikere til identifikation af IP-modifikationer til forbedring af simuleringsbaserede strømme.
Klar til at lære mere om Calibre?
Vi står klar til at besvare dine spørgsmål! Kom i kontakt med vores team i dag
Ring til: 1-800-547-3000
EDA-rådgivning
Hjælper dig med at opnå maksimal forretningsmæssig effekt ved at tackle komplekse teknologi- og virksomhedsudfordringer med en unik blanding af udviklings- og designopplevelse og metodeekspertise.
Supportcenter
Siemens Support Center giver dig alt på ét brugervenligt sted - vidensbase, produktopdateringer, dokumentation, supportsager, licens/ordreoplysninger og meget mere.
Caliber IC Design & Fremstilling
Calibre-værktøjspakken leverer nøjagtig, effektiv, omfattende IC-verifikation og optimering på tværs af alle procesnoder og designstilarter, samtidig med at ressourceforbrug og tapeout-planer minimeres.