Streamovací skenovací síť Tessent
Tessent Streaming Scan Network paketuje testovací data, aby dramaticky snížila úsilí o implementaci DFT a snížila výrobní náklady na testování. Oddělením požadavků na DFT na úrovni jádra a na úrovni čipu lze každé jádro navrhnout s nejoptimálnější konfigurací komprese pro toto jádro.
Proč Tessent Streaming Scan Network?
Tessent Streaming Scan Network přináší příslib skutečného hierarchického DFT plug-n-play. Oddělením konfigurace DFT na úrovni jádra od zdrojů DFT na úrovni čipu se výrazně sníží úsilí o plánování a implementaci DFT a současně snižují výrobní náklady na testování.
Zrychlete dobu uvedení na trh
Dosáhněte 10násobného zvýšení produktivity pomocí zjednodušeného plánování na úrovni čipu. Oddělením DFT na úrovni jádra a čipu lze optimalizovat kompresi na úrovni jádra bez ohledu na jiná jádra nebo zdroje na úrovni čipu.
Nižší náklady na testování
Kombinací automatického ladění šířky pásma a lokálního generování signálů DFT jsou mezery ve vzoru prakticky eliminovány.
Snižte výkonový profil až o 90%
SSN poskytuje plynulejší výkonový profil pomocí střídavých hodin posunu/zachycení a lepší souběžnosti. Souběžná jádra, která mají být testována, mohou být vybrána spíše programově než během návrhu, aniž by to ovlivnilo směrování na úrovni čipu.
Jak SSN zrychluje čas uvedení na trh
Tradiční přístup k hierarchickému skenování má specifické výzvy, které lze drasticky zlepšit pomocí baleného mechanismu doručování testu. Tessent Streaming Scan Network (SSN) snižuje úsilí o plánování a implementaci DFT až 5x pomocí balíčkovaného testovacího doručení. Podívejte se, co říká Pete Orlando o nejnovějších zprávách o Tessent SSN.
Použití aplikace Veloce DFT k rychlému zrychlení kvality
Robert Serphillips, DFT/Fault Product Manager, diskutuje o tom, jak může aplikace Veloce DFT rychle urychlit kvalitu a snížit náklady na testování.
Díky technologii Tessent Streaming Scan Network jsme schopni nabídnout našim zákazníkům škálovatelné řešení testovacího přístupu ideální pro moderní a budoucí návrhy integrovaných obvodů. SSN výrazně snižuje úsilí potřebné k tomu, aby byly složité návrhy vysoce testovatelné.