EKOSYSTÉM EDA

Podpora slévárenství

Siemens EDA, který se osvědčil v každodenním provozu v projekčních společnostech a slévárnách, podporuje bezfabné/slévárenské ekosystémy pomocí spolupráce, inovací a procesních toků specifických pro slévárny, které jsou vytvářeny, testovány a certifikovány.

Novinky

Novinky ze slévárny

Tisková zpráva

Spolupráce s TSMC na rozvoji AI

Společnost Siemens dnes oznámila pokračování spolupráce s TSMC s cílem podpořit inovace v automatizaci poháněné umělou inteligencí a umožnění pokročilého návrhu polovodičů.

Tisková zpráva

Siemens & GlobalFoundries: AI pro dodávky polovodičů

Společnosti Siemens a GlobalFoundries spolupracují na zavádění výroby založené na umělé inteligenci, zvyšující výkon, efektivitu a zabezpečení polovodičů pro kritickou infrastrukturu a pokročilá průmyslová odvětví.

Detailní záběr křemíkové destičky zpracovávané strojem. Kovové rameno s válcovým nástrojem na konci je umístěno nad destičkou, čímž se dotýká jednoho ze čtverců, což naznačuje výrobní nebo zkušební proces.

Tisková zpráva

Siemens a TSMC: Zrychlení návrhu obvodů 3D IC a AI

Siemens a TSMC: Zrychlení návrhu čipů 3D IC a AI s novými certifikacemi a spoluprací pro pokročilé procesní technologie, což společným zákazníkům umožňuje rychleji inovovat pomocí AI, 3D IC a pokročilých obalových řešení.

Slévárenské akce

Živá událost

Samsung SAFE Forum Korea 2026

Prozkoumejte komplexní portfolio Siemens EDA — od Calibre a Tessent po 3D IC a systémová řešení — a zjistěte, jak řešit pokročilé výzvy v oblasti návrhu uzlů, ověřování, testování a balení.

1. července 2026

Soul, Korea

Siemens EDA

Fóra ekosystému TSMC OIP 2026

Živá událost

Připojte se k Siemens EDA a zjistěte, jak spolupracujeme s TSMC a společnými zákazníky na vývoji inovativní technologie EDA.

Podzim 2026

Santa Clara, CA Spojené státy

Spolupráce v ekosystému slévárenství

Nástroje Siemens EDA jsou osvědčené ve slévárnách polovodičů po celém světě. Spolupráce s hlavními slévárnami zajišťuje co nejdříve přístup k nástrojům potřebným pro pokročilé výrobní procesy, stejně jako funkčnost a výkon potřebný pro trvalý úspěch v zavedených procesních uzlech.

GlobalFoundries Inc. (GF) je jedním z předních světových výrobců polovodičů, který nabízí jedinečnou kombinaci návrhových, vývojových a výrobních služeb pro špičkové i běžné technologie. GlobalFoundries předefinuje inovace a výrobu polovodičů vývojem a dodáváním technologických řešení bohatých na funkce, která poskytují vedoucí výkon na všudypřítomných trzích s vysokým růstem. GlobalFoundries a Siemens EDA často spolupracují na široké škále projektů s cílem zvýšit produktivitu a výsledky návrhových, ověřovacích a výrobních procesů pro své společné zákazníky.

Globální slévárenství

Tabulka pokrytí GlobalFoundries

Portfolio integrovaných obvodů Siemens EDA

Fyzické ověření

Dvojité/vícenásobné vzorování

Odpovídání vzorů (DRC +)

LVS

Parazitární extrakce

PERC

Integrita napájení a EM¹

LFD

Vyplnění²

Bodování DFM

CAA

Custom Design

Místo a trasa

Simulace obvodů

12 nm

✔

14 nm

✔

●

✔

22 nm

✔

POŽADAVEK

✔

28 nm

✔

●

✔

40 nm

✔

●

45 nm³

✔

●

65/55 nm

✔

✔ 4

✔

✔ ５

✔

●

✔

90 nm

✔

●

✔

0,13 um

✔

●

✔

0,18 um

✔

●

✔

> = 0,35 um

✔

●

✔: certifikováno; REQ: pouze na vyžádání služby

[1]: mPower Digital je certifikován pro všechny technologické uzly. Analog není oficiálně podporován společností GF, ale produktový tým mPower může zákazníky podporovat na vyžádání.

[2]: Calibre SmartFill je POR (Plan of Record) pod 20nm a Dummy Fill nad 20nm.

[3]: 45nm procesní uzel podporuje konkrétně technologii RF SOI CMOS.

[4]: 55nm má soupravu DRC+, ale 65nm ne.

[5]: Balíček Calibre PERC je k dispozici pouze pro 55LP PDK, ale ne pro ostatní 65/55nm PDK.

●: Technické soubory budou poskytovány společností Siemens pro ty procesní uzly, které nejsou certifikovány. Pokud jde o vaše požadavky, kontaktujte produktový tým Aprisa.

Společnost Intel Foundry nabízí širokou škálu výrobních služeb, které splňují vaše jedinečné potřeby produktů, od generování masek přes výrobu destiček až po špičkové možnosti třídění a testování. Pokročilé techniky balení společnosti Intel umožňují integraci různých výpočetních motorů napříč různými procesními technologiemi s výkonovými parametry podobnými jednotlivým matricím, ale s rozsahem platformy, který daleko přesahuje limit velikosti výlisků při integraci s jednou matricí. Jako světový lídr v oblasti výzkumu a vývoje (výzkumu a vývoje) a výroby se společnost Intel neustále snaží optimalizovat a dodávat našim zákazníkům špičková řešení platforem pro každý stávající a vyvíjející se tržní segment.

Slévárna Intel

Intel Foundry Accelerator - EDA Alliance se zavázala vytvořit ekosystém pro návrh a výrobu systémů na čipu (SoC) nové generace vyráběných na špičkových procesních technologiích společnosti Intel Foundry. Iniciativa podporuje spolupráci mezi Intel Foundry a jejími ekosystémovými partnery se zaměřením na snižování rizik a řešení konstrukčních překážek a zároveň zrychlení doby uvedení produktů společných zákazníků na trh. V rámci aliance bude Siemens EDA úzce spolupracovat se společností Intel Foundry na optimalizaci svých nejlepších návrhových nástrojů, toků a metodik integrovaných obvodů ve své třídě pro prvotřídní procesy společnosti Intel.

Intel Foundry Accelerator - EDA Alliance

Tabulka pokrytí Intel Foundry

Siemens EDA Portfolio IC	Prototypování/Návrh	Fyzické ověření	Dvojité/vícenásobné vzorování	Odpovídající vzor	LVS	Parazitární extrakce	Termická analýza	PERC	Inteligentní výplň	Simulace obvodů
Třída 14 Angstrom (14A)		✔	Provedeno slévárnou		✔	CCI NA StarRC		✔	✔	✔
18 Třída Angstrom (18A)		✔	Provedeno slévárnou		✔	CCI na StarRC*		✔	✔	✔
7 nm (Intel3)		✔	Provedeno slévárnou	✔	✔	CCI NA StarRC		✔		✔
16 nm (Intel16)		✔			✔	CCI NA StarRC		✔	✔	✔
EMIB	✔	✔			✔	✔	✔	✔
EMIB-T	✔	✔			✔	✔	✔	✔

✔: certifikováno (od července 2026)

[*]: xACT byl povolen pro Parazitickou extrakci na procesním uzlu Intel Foundry 18A, ale nebyl vydán externím zákazníkům.

Vestavěný vícestupňový propojovací můstek (EMIB)

Vestavěný vícenásobný propojovací můstek (EMIB) je malý kousek křemíku, který je zabudován do dutiny substrátu organického obalu. Poskytuje vysokorychlostní dráhu rozhraní matrice to die s vysokou šířkou pásma. Siemens poskytuje certifikovaný návrhový tok od společného návrhu zápustky/balení, funkčního ověření, fyzického uspořádání, tepelné analýzy, SI/PI/EMIR analýzy a ověření montáže.

Taiwan Semiconductor Manufacturing Company (TSMC) byla průkopníkem obchodního modelu slévárny čistých her. Tím, že se rozhodla nenavrhovat, vyrábět ani uvádět na trh žádné polovodičové produkty pod vlastním jménem, bylo klíčem k úspěchu TSMC vždy zaměřit se na úspěch svých zákazníků. Polovodiče vyrobené TSMC slouží globální zákaznické základně, která je velká a různorodá, se širokou škálou aplikací používaných na různých koncových trzích, včetně chytrých telefonů, vysoce výkonných výpočetní techniky, internetu věcí (IoT), automobilového průmyslu a digitální spotřební elektroniky.

TSMC

TSMC EDA Alliance snižuje konstrukční bariéry pro přijetí procesních technologií TSMC zákazníky. Jako partner EDA Alliance Siemens EDA úzce spolupracuje s týmy návrhových technologií TSMC na řešení potřeb vzájemného designu zákazníků prostřednictvím umožnění nových funkcí nástroje EDA, které jsou v souladu s plánem vývoje pokročilých procesů TSMC, a také implementací metodiky návrhu TSMC v referenčních tocích. Prostřednictvím této spolupráce umožňují TSMC a Siemens EDA společným zákazníkům lépe dosáhnout svého cíle PPA v kratším časovém období.

TSMC EDA Alliance

Tabulka pokrytí TSMC

Portfolio integrovaných obvodů Siemens EDA

Prototypování/design

Fyzické ověření

Dvojité/vícenásobné vzorování

Odpovídající vzor

LVS

Parazitární extrakce

PERC

Integrita napájení a EM

Vyplnění¹

Custom Design

Místo a trasa

Simulace obvodů

14 Třída Angstrom (A14)

✔

UTÍRAT

✔

UTÍRAT

✔

16 Třída Angstrom (A16)

✔

2 nm

✔

✔ ²

✔

✔ [3]

✔

3 nm

✔

✔ ²

✔

4 nm

✔

5 nm

✔

7 nm/6 nm

✔

UTÍRAT

✔

16 nm/12 nm

✔

28 nm/22 nm

✔

45 nm/40 nm

✔

65 nm/55 nm

✔

●

✔

90 nm

✔

●

✔

0,13 um/ 0,11 um

✔

●

✔

> = 0,18 um

✔

●

✔

Info_OS

✔

Info_pop

✔

✔: certifikováno; WIP: probíhající práce (od července 2026)

[1]: Calibre SmartFill je POR (Plan of Record) pod 20nm a Dummy Fill nad 20nm.

[2]: mPower Analog je plně certifikován, zatímco certifikace mPower Digital probíhá pro nejnovější variantu procesního derivátu.

[3]: Podpora Aprisa 2nm pro nejnovější variantu derivace procesu je od dnešního dne včasným přístupem. V současné době spolupracujeme se zákazníky úrovně 1 na produkčních páskách N2.

●: Technické soubory budou poskytovány společností Siemens pro ty procesní uzly, které dosud nebyly certifikovány. Pro vaše požadavky kontaktujte produktový tým Aprisa.

Certifikace pracovního postupu IC Packaging

Naše pokračující spolupráce s TSMC úspěšně vyústila v automatizovanou certifikaci pracovního postupu pro jejich integrační technologii iNFO, která je součástí 3DFabric plošina. Pro společné zákazníky tato certifikace umožňuje vývoj inovativních a vysoce diferencovaných konečných produktů s využitím nejlepšího softwaru EDA ve své třídě a špičkových pokročilých technologií integrace obalů.

Naše automatizované pracovní postupy návrhu Info_OS a Info_POP jsou nyní certifikováno společností TSMC. Tyto pracovní postupy zahrnují Innovator3D IC, HyperLynx DRC, a Calibre nmDRC technologie.

Integrovaný ventilátor (InFo)

Jak je definováno společností TSMC, iNFO je inovativní technologická platforma pro integraci systému na úrovni destiček, která obsahuje RDL s vysokou hustotou (Re-Distribution Layer) a TIV (Through InFo Via) pro propojení s vysokou hustotou a výkon pro různé aplikace, jako je mobilní, vysoce výkonná výpočetní technika atd.. Platforma iNFO nabízí různá schémata balíčků ve 2D a 3D, která jsou optimalizována pro konkrétní aplikace.

Info_OS využívá technologii iNFO a nabízí šířku/prostor linky RDL s vyšší hustotou 2/2µm pro integraci více pokročilých logických čipů pro síťové aplikace 5G. Umožňuje hybridní rozteče podložek na SoC s minimálním roztečí I/O 40 µm, minimální roztečí nárazů C4 Cu 130 µm a velikostí mřížky > 2X iFo na substrátech >65 x 65 mm.

Info_pop, první balíček ventilátoru na úrovni 3D wafer v oboru, je vybaven RDL a TIV s vysokou hustotou pro integraci mobilního přístupového bodu se stohováním balíčků DRAM pro mobilní aplikace. Ve srovnání s FC_pop má Info_pop tenčí profil a lepší elektrické a tepelné výkony kvůli absenci organického substrátu a nárazu C4.

Čip na oplatce na substrátu (CowOS)

Integruje logiku a paměť do 3D cílení, AI a HPC. Innovator3D IC vytváří, optimalizuje a spravuje 3D model celé sestavy zařízení CowOS.

Oplatka na oplatce (WoW)

Innovator3D IC vytváří, optimalizuje a spravuje 3D digitální dvojčata, který řídí detailní návrh a ověřování.

Systémové integrované čipy (SOIC)

Innovator3D IC optimalizuje a spravuje 3D digitální model dvojčat, který řídí návrh a následné ověření pomocí technologií Calibre.

Podpora slévárenství