Устройствата от следващото поколение все повече се отличават със сложни архитектури, които свързват матриците вертикално (3D IC) или рамо до рамо (2.5D) и се държат като едно устройство. Софтуерът Tessent Multi-Die предоставя цялостна автоматизация за изключително сложните задачи за дизайн за тестове (DFT), свързани с тези проекти.
Драстично ускоряване и опростяване на критичните задачи за проектиране за тестване (DFT) за интегрални схеми от следващо поколение (IC), базирани на 2.5D и 3D архитектури с Tessent Multi-Die.
Tessent Multi-Die предоставя цялостно решение за автоматизация на DFT за изключително сложни задачи, свързани с 2.5D и 3D IC дизайни и работи безпроблемно със софтуера Tessent TestKompress, Streaming Scan Network и IJTAG.
Tessent Multi-Die безпроблемно се интегрира с други продукти на Tessent, използвайки интегрирана платформа Tessent.
По-бързият и опростен DFT позволява на екипите за проектиране на IC бързо да генерират съвместим хардуер. DFT технологията, която върви в крак с многоизмерните дизайни, позволява по-бързо изпълнение на тестове и оптимизирани производствени тестови разходи.
Вижте как Vidya Neerkundar, продуктов мениджър на Tessent, обяснява как Tessent Multi-Die позволява напълно автоматизирано внедряване на DFT за дизайни, които се мащабират настрани (2.5D устройства), подредени един върху друг (3D) или комбинират двете конфигурации и как архитектурата на всяка матрица може да остане независима независимо от логиката в или между матриците.
Изследвайте и предоставяйте по-бързо диференциране на продуктите, като използвате 3D хетерогенна интеграция на възли и оптимизирани за производителност чиплети с водещото на пазара 3D IC технологично решение на Siemens EDA.
Изправени сте пред производствените ограничения по отношение на размерите на матриците? Тези усъвършенствани дизайни вече изтласкват настоящите решения за дизайн за тестване до границите. В тази статия ние очертаваме път към мащабируеми DFT решения в третото измерение, за да предоставим достъпен и изчерпателен отговор на този въпрос.
DFT за чиплети трябва да бъде с общо предназначение, за да бъде тестван самостоятелно и лесен за тестване след сглобяване в 2.5D/3D устройства. Научете как да използвате Tessent Multi-Die и все още се придържате към стандарти като IEEE 1149.1, IEEE 1500 и IEEE 1838.
AI чиповете имат агресивни цели за времето за пускане на пазара. Дизайнерите могат да обръснат значително време от DFT и силиций, като използват техниките, описани в тази статия.
.png?auto=format%2Ccompress&fit=crop&crop=faces%2Cedges&w=640&h=360&q=60)
Научете как заинтересованите страни по дизайн за тест (DFT) могат да използват софтуера Tessent Multi-Die за автоматизация на изключително сложни DFT задачи, свързани с 2.5D и 3D дизайни
Софтуерът Tessent Multi-Die от Siemens EDA позволява автоматизация на 3D интегрални схеми. Изтеглете този информационен лист, за да научите повече за софтуера Tessent Multi-Die
Главният инженер на Intel Дейв Дехнерт говори за използването на мрежата за стрийминг сканиране на Tessent на голям SoC.
Януш Райски, вицепрезидент по инженерство в групата Tessent, представя основна презентация на Европейския тестов симпозиум през 2023 г. за ролята на управлението на жизнения цикъл на силиций в проектирането за тестване (DFT).
