Драстично ускоряване и опростяване на критичните задачи за проектиране за тестване (DFT) за интегрални схеми от следващо поколение (IC), базирани на 2.5D и 3D архитектури с Tessent Multi-Die.
Tessent Multi-Die предоставя цялостно решение за автоматизация на DFT за изключително сложни задачи, свързани с 2.5D и 3D IC дизайни и работи безпроблемно със софтуера Tessent TestKompress, Streaming Scan Network и IJTAG.
Tessent Multi-Die безпроблемно се интегрира с други продукти на Tessent, използвайки интегрирана платформа Tessent.
По-бързият и опростен DFT позволява на екипите за проектиране на IC бързо да генерират съвместим хардуер. DFT технологията, която върви в крак с многоизмерните дизайни, позволява по-бързо изпълнение на тестове и оптимизирани производствени тестови разходи.
Вижте как Vidya Neerkundar, продуктов мениджър на Tessent, обяснява как Tessent Multi-Die позволява напълно автоматизирано внедряване на DFT за дизайни, които се мащабират настрани (2.5D устройства), подредени един върху друг (3D) или комбинират двете конфигурации и как архитектурата на всяка матрица може да остане независима независимо от логиката в или между матриците.
Изследвайте и предоставяйте по-бързо диференциране на продуктите, като използвате 3D хетерогенна интеграция на възли и оптимизирани за производителност чиплети с водещото на пазара 3D IC технологично решение на Siemens EDA.
Изправени сте пред производствените ограничения по отношение на размерите на матриците? Тези усъвършенствани дизайни вече изтласкват настоящите решения за дизайн за тестване до границите. В тази статия ние очертаваме път към мащабируеми DFT решения в третото измерение, за да предоставим достъпен и изчерпателен отговор на този въпрос.
.png?auto=format%2Ccompress&w=640&h=360&fit=crop&crop=faces%2Cedges&q=60)
