Skip to main content
Тази страница се показва с помощта на автоматизиран превод. Вместо това вижте на английски?

Общ преглед

Поддръжка на полупроводникова леяр

Специфични за леярните процеси потоци, които са изградени, тествани и сертифицирани.

Синя маска с лого на леярната върху нея.

Леярно сертифицирани референтни потоци

Siemens работи в тясно сътрудничество с водещи леярни за полупроводници, които предлагат производство, монтаж и тестване на опаковки, за да сертифицират своите технологии за проектиране и проверка.

Поддържат се технологии за TSMC 3DFabric

Тайванската компания за производство на полупроводници (TSMC®) е най-голямата специализирана леярна за полупроводници в света. TSMC предлага множество усъвършенствани технологии за опаковане на IC, за които е сертифицирано дизайнерското решение за опаковки Siemens EDA IC.

Нашето непрекъснато сътрудничество с TSMC успешно доведе до автоматизирано сертифициране на работния поток за тяхната технология за интеграция InFO, която е част от 3D тъкан платформа. За взаимни клиенти това сертифициране позволява разработването на иновативни и силно диференцирани крайни продукти, използвайки най-добрия в класа си софтуер EDA и водещи в индустрията усъвършенствани технологии за интегриране на опаковки.

Нашите автоматизирани работни процеси за проектиране на Info_OS и Info_pop са вече сертифициран от TSMC. Тези работни потоци включват Innovator3D IC, Xpedition Package Designer, HyperLynx ДРК, и Calibre nmDRC технологии.

Интегриран вентилатор (InFO)

Както е дефинирано от TSMC, InFO е иновативна технологична платформа за интегриране на системи на ниво вафли, включваща RDL с висока плътност (Re-Distribution Layer) и TIV (Through InFO Via) за взаимно свързване с висока плътност и производителност за различни приложения, като мобилни, високопроизводителни изчисления и др. Платформата InFO предлага различни пакетни схеми в 2D и 3D, които са оптимизирани за конкретни приложения.

Info_OS използва технологията InFO и разполага с по-голяма плътност 2/2µm RDL линия/ширина на пространството, за да интегрира множество усъвършенствани логически чипети за 5G мрежово приложение. Той позволява хибридни подложки на SoC с минимална 40µm I/O стъпка, минимална стъпка на изпъкване C4 Cu 130 µm и > 2X размер на ретикулата InFO на > 65 x 65 мм субстрати.

Info_pop, първият в индустрията пакет за вентилатори на ниво 3D вафли, разполага с RDL и TIV с висока плътност за интегриране на мобилен AP с подреждане на пакети DRAM за мобилно приложение. В сравнение с FC_pop, Info_pop има по-тънък профил и по-добри електрически и термични характеристики поради липса на органичен субстрат и C4 подутини.

Чип върху вафла върху субстрат (CoWoS)

Интегрира логика и памет в 3D насочване, AI и HPC. Innovator3D IC създава, оптимизира и управлява 3D модел на целия комплект устройства на CowOS.

Вафла върху вафла (WoW)

Innovator3D IC създава, оптимизира и управлява 3D цифров двоен модел, който води до подробен дизайн и проверка.

Система на интегрирани чипове (SoiC)

Innovator3D IC оптимизира и управлява 3D цифров двоен модел, който задвижва дизайна и след това проверката с технологиите Calibre.

A diagram showing the integration of HBM in xPD with various components and connections.

Ключови технологии на Intel Foundry

Интел разгръща своя опит в дизайна и производството на силиций, за да изгради своите продукти, променящи света на клиентите си.

Вграден многофункционален мост за свързване (EMIB)

Вграденият многофункционален мост за свързване (EMIB) е малко парче силиций, което е вградено в кухина на субстрата от органичен пакет. Той осигурява високоскоростен интерфейсен път от матрица до матрица с висока честотна лента. Siemens предоставя сертифициран поток от проектиране от съвместен дизайн на DIE/пакет, функционална проверка, физическо оформление, термичен анализ, SI/PI/EMIR анализ и проверка на монтажа.

UMC сертифициран референтен поток

United Microelectronics Corporation (UMC) осигурява висококачествено хибридно свързване на матрици и вафли за 3D IC интеграция.

Разгледайте допълнителни ресурси