Skip to main content
此頁面使用自動翻譯顯示。 是否要改為用英語檢視?

為什麼要使用 Tessent RTL Pro?

縮短設計週期

RTL Pro 採用 Tessent RTL 編輯功能,讓設計師能夠利用先進的工具繼續向左移動,從而使 VersaPoint 和 LBIST-OST 測試點插入設計 RTL 中。

強化「左移」策略

在合成期間,繼續使用協力廠商合成和驗證工具來最佳化新增的 DFT 邏輯,只能在閘道層級執行掃描插入。插入的邏輯是 RTL;輸出設計仍然是 RTL。

減少資料量

將 x 邊界和 VersaPoint 測試點技術插入設計 RTL 中,以提高覆蓋範圍並減少圖案數量。

支援下游工具的需求

使用相同的 RTL 進行合成和驗證,以提高性能並縮短設計時間。編寫測試插入的 RTL 允許合成工具優化 DFT 邏輯。與 RTL 一起使用時,驗證工具的工作速度更快。

向左移動以在設計流程中更早完成更多工作

在設計流程之前,在 RTL 層級自動化測試點、包裝單元格和 x 邊界邏輯的分析和插入。Tessent RTL Pro 處理複雜的 Verilog 和系統 Verilog 結構,並保持原始 RTL 設計的外觀和感覺。產生的 RTL 輸出簡化了下游工具的流程,允許合成以考慮添加到設計中的測試邏輯。

電路板上的 IC 芯片特寫
詢問專家-男女在辦公室進行諮詢。

準備好了解有關泰森特的更多信息了嗎?

我們隨時準備回答您的問題。