許多開發團隊和客戶都希望處理器追蹤是 SoC 的最低功能，因此他們的軟體開發人員可以擷取執行指令的記錄，以便用來重建程式的確切執行順序。在 2018 年，RISC-V 社群創建了高效追蹤 (E-Trace) 規格，以確保 RISC-V 生態系統之間的相容性，其中包括適合 21 世紀處理器的高效編碼方案。高效的編碼方案允許開發人員在更長的時間內追蹤大量資料，讓開發人員即使在最複雜的多核系統中也能瞭解程式行為。Tessent 嵌入式分析提供業界領先的 RISC-V 電子追蹤解決方案。

西門子在 RISC-V 的參與可追溯到 2016 年，以及 RISC-V 基金會（現為 RISC-V 國際）的最早日子；我們最初以 UltraSoC 身份參與，現在是西門子 EDA。UltraSOC 和西門子對 RISC-V 生態系統的發展做出積極而廣泛的貢獻，包括對 RISC-V 高效追蹤 (E-TRACE) 標準的重要技術貢獻。我們今天透過 RISC-V 偵錯追蹤和效能監控 SIG 繼續參與。

RISC-V 最初是為了支持計算機架構研究和教育而設計。該指令集在 2010 年 5 月在加州大學伯克利分校以開放原始碼格式啟動。

由於其開放原始碼性質，開發人員可以存取和修改處理器架構，而無需授權費或限制。在需求量指數增加的時候，公司機會利用專門的硬件元件來創新，以及安全問題和電源管理的問題。基於 RISC-V 的 SoC 可以大規模處理數據和計算的能力對人工智能、數據存儲、5G、汽車和安全領域的公司特別具吸引力。其他公司正在將 RISC-V 視為低成本嵌入式系統的解決方案，例如邊緣物聯網設備、感測器和致動器。

RISC-V 指令集架構 (ISA) 的模組化性質允許晶片設計師透過選擇指令群組 (ISA 擴充功能) 來為不同市場和應用程式自訂其裝置。其中一個 ISA 擴充群組允許 SoC 設計師及其客戶新增自訂指令來加速應用程式，通常是加速關鍵作業或程式碼密度。RISC-V 定制指令為許多競爭激烈的市場中的公司提供了進一步的發明和差異化。這種靈活性確實帶來了一些驗證和驗證挑戰，以確保自定義不僅有效，而且不會破壞其他任何內容。

高效 RISC-V 追蹤規格包含下列強制性功能：

• 指令追蹤
• 哈特到編碼器介面
• 三角位址追蹤模式
• 高效的封包格式

可選功能 (ISA 擴充功能) 包括：

• 多重指導退休
• 資料追蹤
• 隱含異常模式
• 順序推斷跳躍模式
• 隱式返回模式
• 分支預測模式
• 跳轉目標緩存模式
• 完整地址模式
• 基於符號的壓縮
• XOR 資料追蹤壓縮
• 差動資料追蹤壓縮
• 篩選
• 時間戳

西門子 EDA 的 Tessent 強化追蹤編碼器包含所有強制性和可選功能。它還包括：

• 循環準確追蹤